01 2015 档案

4.FPGA芯片管脚解释

摘要：用户I/O：不用解释了。配置管脚： MSEL[1:0] 用于选择配置模式，比如AS、PS等。 DATA0 FPGA串行数据输入，连接到配置器件的串行数据输出管脚。 DCLK FPGA串行时钟输出，为配置器件提供串行时钟。 nCSO（I/O）FPGA片选信号输出，连接到配置器件的nCS管脚。 ASD 阅读全文

posted @ 2015-01-14 16:16 gkite 阅读(1638) 评论(0) 推荐(0) 编辑

01 2015 档案

公告