会员
周边
捐助
新闻
博问
闪存
赞助商
Chat2DB
所有博客
当前博客
我的博客
我的园子
账号设置
简洁模式
...
退出登录
注册
登录
徘徊的游鱼
博客园
首页
新随笔
联系
订阅
管理
2021年4月7日
SV OOP
摘要: 前言 SV和verilog的区别 HDL硬件描述语言 OOP面向对象编程 Verilog SystemVerilog 模块定义 module class 模块实例 instance object 模块名称 instance name handle 数据类型 registers & wires pro
阅读全文
posted @ 2021-04-07 13:34 徘徊的游鱼
阅读(1007)
评论(0)
推荐(0)
编辑
公告