2024年3月16日
基于EP4CE6F17C8的FPGA数码管动态显示实例
摘要： 一、电路模块 1、数码管 开发板板载了6个数码管，全部为共阳型，原理图如下图所示，段码端引脚为DIG[0]~DIG[7]共8位（包含小数点），位选端引脚为SEL[0]~SEL[5]共6位。端口均为低电平有效。 其实物图如下所示。 数码管引脚分配见下表。 2、时钟晶振 开发板板载了一个50MHz的有源 阅读全文
posted @ 2024-03-16 11:25 fxzq 阅读(801) 评论(0) 推荐(0) 编辑