随笔分类 - suanpan
摘要：用错assign的一个例子@博客园 .v: module my_circuit(output reg[7:0] c, input wire[7:0] a, b); // Remove/change 'reg' and 'wire' to see error messages like who can
阅读全文
摘要：窃以为: 多位的值的波形在改变时交叉下，交叉线只有装饰效果。变下0000和1010的颜色不就得了吗?! 搜了半天不知道正式的叫法。fliplot里分别叫bit和bus. 打log和改线的宽度证实了:
阅读全文
摘要：我刚学Verilog，说的自然是砖。说得可能不中听，会引来板砖，所以很机智地没有开放评论。请看代码和注释： // User Defined Primitives primitive xor_cell_level(output c, input a, input b); table // truth
阅读全文
摘要：A Brief Introduction to Verilog by Sat Garcia Verilog Tutorial@riptutorial.com Ways To Use Verilog: Structural/Lower Level has all the details in it (
阅读全文
摘要：假设我们要做个电路，输入为0到3的数，输出为4盏灯ABCD。输入为0时只有A灯亮，为3时只有D灯亮。它是个2-4 Decoder，输入XY两根线，输出ABCD4根线。输入不叫High和Low的原因后面会提到。 下面是用Verilog写的Encoder，懒得写Decoder了，大同小异: module
阅读全文
摘要：有时我们想把自己的"网站"copy给别人，它有一大堆小文件，很不清爽。给人一个httpd.py和data.zip不好吗？下面的代码能做到： import os import sys from zipfile import ZipFile zf = ZipFile('fliplot.zip', 'r'
阅读全文
摘要：用ctypes模块是可以的。但是也可以去system("getopenfilename.exe"): tdm-gcc-10.3.0.exe 61,647KB. 自带了Windows的头文件和库。 #define WIN32_LEAN_AND_MEAN #define VC_EXTRALEAN #de
阅读全文
摘要：全部文件在这里。无需上网即可使用，自带了jquery.min.js等。页面最下面有作者信息, 不是我做的, 我只是下载删减压缩了一番。不好意思少了行 port = int(sys.argv[1]) What is a Value Change Dump (VCD) file? 博客园 python可
阅读全文
摘要：https://files.cnblogs.com/files/blogs/714801/iverilog-12.0-windows.7z 5,536KB 不带GTKWave. 玩玩在console看01就行。还有$dumpvars和$monitor呢。 Icarus Verilog is avai
阅读全文
摘要：6.111 Fall 2017 (mit.edu) MIT的网站，有不少资料可供下载。
阅读全文
摘要：补充: 今天干别的事情时发现D:\Python39\Lib\site-packages\Verilog_VCD\下没有__init__.py，我当初from Verilog_VCD import *咋work的？目前合理的解释是：当初把Verilog_VCD.py复制到当前目录下了。不是因为发现找不
阅读全文
摘要：Verilog is a Hardware Description Language (HDL) used to model digital logic. The values of signals can be written out to a Value Change Dump (VCD) fi
阅读全文
摘要：Icarus Verilog的使用 博客园 test.vcd是文本文件！看文本比看波形习惯多了。 #16 b110 ! b110 % b1000000 # b1000000 $ dsn也是文本文件！the compiler can generate an intermediate form call
阅读全文
摘要：Synthesis: Verilog Gates - MIT OpenCourseWare Icarus Verilog的使用 博客园 Icarus Verilog for Windows (bleyer.org) Verilog 环境搭建 | 菜鸟教程 SPICE简史 - 回声小站 - 博客园 O
阅读全文
摘要：24行Verilog写了个电脑:-) 博客园 《从美国1890年人口普查到IBM公司的崛起——浅谈机械式计算机的历史贡献》《“分析计算机”的三种基本设备与通用计算机体系结构的源流》。 The Punched Card Tabulator 下面是穿越小说《临高启明》中的片段[在原文里查找 命题 ]：
阅读全文
摘要：def p(*x): print(x) p(type(range), dir(range)) r = range(2); i = iter(r) try: p(next(i)); p(next(i)); p(next(i)) except Exception as e: p(e) def fn():
阅读全文
摘要：python能10*[1]得到[1, 1, ...]啊，土了土了。 我写的都是随笔，随便bb下，装装下。:-) 1. 国外IT(包括但不限于半导体)比国内先进，而且可能先进很多2. 老外有不少牛人但是：1. 也没有牛到一个人完全独立发明整套牛东西的程度，基本上是一代代一个个积累起来的。当然辨证唯物主
阅读全文
摘要：# -*- coding: utf-8 -*- from functools import reduce class ROM: # Read Only Memory def __init__(m): m.bytes = ( (0, 0, 0, 0, 0, 0, 0, 1), # store a 1
阅读全文
摘要：Electronic design automation (EDA), also referred to as electronic computer-aided design (ECAD),[1] is a category of software tools for designing elec
阅读全文
摘要：# -*- coding: utf-8 -*- print('123', 123) print(type('123'), type(123)) # string, integer /ˈintidʒə/ print('123' + str(1), 123 + 1) print('123' + str(
阅读全文
