摘要：
verilog Verilog Format run Run Code : configuration设置Run In Terminal选项，可以输入参数 阅读全文
摘要：
Shift + Alt + F 实现代码的对齐； Ctrl + [ 和 Ctrl + ] 实现文本的向左移动或者向右移动； Ctrl + Alt + 方向键 多光标 阅读全文
摘要：
vivado bebug方法 查看错误报告 通过仿真波形查看 打印信号状态（$display） 常见错误 wire, reg类型乱用 信号长度不匹配（模块接口传参时） begin, end不匹配 阻塞和非阻塞赋值混用 同一信号在多处被赋值（eg.不同进程块对同一信号赋值） verilog与C语言区别 阅读全文