2017年6月5日

parameter–key parameters

摘要： http://www.tweakers.fr/timings.html -Cas# Latency (tCL).Number of clocks that elapses between the memory controller tellingthe memory module to access 阅读全文

posted @ 2017-06-05 16:47 freshair_cn 阅读(338) 评论(0) 推荐(0) 编辑

parameter -- tWR

摘要： http://www.samsung.com/global/business/semiconductor/file/product/tWR-0.pdf tWR: write recovery time. 从写数据被送到数据总线，到数据稳定被写入存储单元的时间。 tWR不满足会造成数据写丢失。 下面是 阅读全文

posted @ 2017-06-05 16:03 freshair_cn 阅读(218) 评论(0) 推荐(0) 编辑

一些关键Timing

摘要： 阅读全文

posted @ 2017-06-05 12:05 freshair_cn 阅读(133) 评论(0) 推荐(0) 编辑

命令集

摘要： 1，NOP nCS=0，nRAS/nCAS/WE=1 2，LM/MR 3，Active 4，Read AL把Delay加在tRCD之前 5，Write 6，precharge 7，refresh 必须的，CKE=1，需要Clock 类似于CBR Refresh （CAS#-before-RAS#）R 阅读全文

posted @ 2017-06-05 11:47 freshair_cn 阅读(174) 评论(0) 推荐(0) 编辑

parameter– tRPRE and tRPST

摘要： DDR读数据有效之前，有一段时间DQS（DQS#）需为低（高），此段时间即为read preamble，tRPRE。 同理，读数据结束之前，某段时间为read postamble，tRPST。 阅读全文

posted @ 2017-06-05 11:25 freshair_cn 阅读(1763) 评论(0) 推荐(1) 编辑

导航