多时钟驱动的输入输出约束
摘要：
代码比较长，还是值得一看 阅读全文
posted @ 2012-08-23 14:43 freshair_cn 阅读(458) 评论(0) 推荐(0) 编辑
关于set_clock_latency中的early和late选项
摘要：
-early表示延时的可能最小值；-late 表示延时的可能最大值。例如， set_clock_latency –source –late 1.234 sys_clk set_clock_latency –source –early 1.10 sys_clk… the board-level clock delay to sys_clk can be as late as 1.234ns and as early as 1.10ns early.可见，early和late分别表示的是延时的最小值和最大值。所以像文档的说法： -early: Specifies the early clock l 阅读全文
posted @ 2012-08-23 11:12 freshair_cn 阅读(2232) 评论(0) 推荐(1) 编辑
