摘要： 定义Output Maximum Delay(OMD)和Output Minimum Delay(OmD)。OMD定义为数据离开FPGA输出脚、到达外部触发器数据输入端的时间延迟。同理定义OmD。一、Clock Setup Slack 根据之前的结论： Clock Setup Slack = SR + Tcs(min) – uTsu – uTco – Td(max) (1) 调整如下： 1、SR不变； 2、Td为从FPGA管脚到外部寄存器输入端的路径延时； 3、Tcs为时钟到外部寄存器时钟输入端相对于时钟到FPGA时钟管脚的时钟抖动； 4、Tsu代替uTsu，Tsu是外部寄存器的clock-t 阅读全文

摘要： 先定义两个术语：Input Maximum Delay(IMD)：外部信号从被外部时钟打入外部的触发器、到该信号到达FPGA信号输入端的最大延时。同理定义Input Minimum Delay(ImD)。一、Clock Setup Slack 根据之前章节的结论，Clock Setup Slack可以表示为： Clock Setup Slack = SR + Tcs(min) – uTco – uTsu – Td(max) (1) 稍微调整一下，即可得到数据来自外部时的时序裕量计算方法。 1、SR保持不变； 2、Tcs表示到达FPGA时钟输入脚的时钟路径相对于到达外部数据触发器时钟输入端的时. 阅读全文

摘要： 可以明显看到，两者的结果是一致的。一、Clock Setup Slack ASIC的结论如下：把等式稍微变换一下，stUn放到第一个括号里面，可得 Clock Setup Slack = (Latch – Launch - stUn) + (Td-D(min) – Td-S(max)) – uTsu – uTco – Td(max)(Latch – Launch - stUn)实际上就是SR，(Td-D(min) – Td-S(max))就是Tcs(min)。 这与Altera的结论是相同的：二、Clock Hold Slack ASIC的结论： Altera的结论： 稍微转换一下，可发现两者 阅读全文