2012年7月3日

STA中的post-map和post-fit

摘要: You can either perform Analysis and Synthesis to create a post-map database, or perform a full compilation to create a post-fit database. Creating a post-map database is faster than a post-fit database, and is sufficient for creating initial timing constraints. The type of database you create determ 阅读全文

posted @ 2012-07-03 18:39 freshair_cn 阅读(1321) 评论(0) 推荐(0) 编辑

hold slack的计算

摘要: 1、前言Hold分析与Setup是紧密相关的,要依据Setup的选择确定Launch和Latch。每个setup检查前后两个Latch,以保证前一个Latch不会采样当前Launch打出的数据。用简单的时间先后即可把该情况排除。2、选择用于分析HoldTime的Launch和Latch的依据选择时间差最小的一对Launch和Latch,注意该Latch不一定是该Launch对应的Latch;即两者不一定是有同一个setup联系起来的。例如图中的Hold Check A2。理解这点的关键是,在某Latch之后的tHD时间内,Launch是不应该发生的,否则数据就冲突了;反推之,在下一个Launc 阅读全文

posted @ 2012-07-03 16:18 freshair_cn 阅读(1380) 评论(0) 推荐(0) 编辑

setup slack检查

摘要: 1、判定原则最近Edge原则。对某Latch来说,在它之前并且离它最近的一个时钟沿即认为是Launch。取其中差值最小的做setup time分析。如图:这里取setup B2、计算考虑最坏的情况,required延迟取最小值,arrival延迟取最大值。 阅读全文

posted @ 2012-07-03 12:54 freshair_cn 阅读(310) 评论(0) 推荐(0) 编辑

source clock delay和destination clock delay

摘要: 1、source clock和destination clocksource clock和destination clock是针对两个D触发器之间的数据传输而言的,打出数据的触发器的时钟称为source clock,采样数据的触发器的时钟称为destination clock。2、source clock delay和destination clock delay那么source clock delay即为时钟输入管脚到触发器时钟输入脚的延时,具体计算时为时钟到达触发器时钟输入端的时间减去时钟出现在时钟管脚的时间;为正值。destination clock delay以此类推。这样Data A 阅读全文

posted @ 2012-07-03 10:55 freshair_cn 阅读(682) 评论(0) 推荐(0) 编辑

导航