此时计算最大/最小输入延时时,是不应该考虑FPGA本身的tSU/tH的,因为数据进来之后不一定马上送到DFF。
例如:
此时约束如下:
posted on 2016-12-16 11:26 freshair_cn 阅读(639) 评论(0) 编辑 收藏 举报
Powered by: 博客园 Copyright © 2024 freshair_cn Powered by .NET 8.0 on Kubernetes