source clock delay和destination clock delay

1、source clock和destination clock

source clock和destination clock是针对两个D触发器之间的数据传输而言的，打出数据的触发器的时钟称为source clock，采样数据的触发器的时钟称为destination clock。

2、source clock delay和destination clock delay

那么source clock delay即为时钟输入管脚到触发器时钟输入脚的延时，具体计算时为时钟到达触发器时钟输入端的时间减去时钟出现在时钟管脚的时间；为正值。

destination clock delay以此类推。

这样Data Arrival Time和Data Required Time的计算就容易理解了：