full case和 parallel case

一、full case

FSM的任何一个编码向量均可与case的某个分支或者default匹配。例如，一个FSM的状态编码有8bit，则对应的256个状态均应能与case的分支或default对应上。即使只用到其中若干个编码状态，case的分支加上default亦应能应对256种情况。这才可称为full case。

二、parallel case

每个case的判断条件case_expression，有且仅有唯一一个case分支与之对应。即既不会出现一个case_expression对应多个case，也不会出现多个case_expression对应同一个case分支。

三、注意事项

目前知名综合器如Synplify Pro，Precision RTL和Synopys等都支持“synthesis full_case”和“synthesis parallel_case”这些综合越俗属性。合理使用full case约束，可以增强设计的安全性；合理使用parallel case约束，可以改善状态机译码逻辑。但对于有些设计，不当使用这两条语句，会占用大量逻辑资源，恶化FSM的时序表现。