上一页 1 2 3 4 5 6 7 8 9 10 ··· 12 下一页
摘要: length0x0030 (Hex)checksum0x0000 (Hex)boot_mode0x001E (Hex)portNum0x0000 (Hex)swPllCfg_msw0x4014 (Hex)swPllCfg_lsw0x0102 (Hex)options0x0000 (Hex)addressWidth0x0020 (Hex)linkRateMhz0x09C4 (Hex)refClock10kHz0x2710 (Hex)window0Size0x0020 (Hex)window1Size0x0020 (Hex)window2Size0x0020 (Hex)window3Size0x0 阅读全文
posted @ 2012-11-17 19:23 FPGA/DSP 阅读(864) 评论(1) 推荐(0) 编辑
摘要: 首先下载ISE12.x版本的库编译补丁compxlib_modelsim_10.zip1.使用命令行1》windows cmd命令下进入$env(XILINX)\bin\nt($env(XILINX)表示 xilinx安装的目录)2》cmd运行下列命令compxlib -s mti_se -arch all -l all -dir d:\xilinx_libs -w2.使用Simulation Library Compilation Wizard工具第一项中的cfg文件选择编译补丁里面的cfg文件 阅读全文
posted @ 2012-11-13 23:07 FPGA/DSP 阅读(1083) 评论(0) 推荐(0) 编辑
摘要: DM8168 nand flash问题大家好,我在使用DM8168的时候,从SD卡启动后,我希望能将U-Boot烧入nand flash,不论是EZSDK预编译好的或者根据文档我自己编译的uboot均无法引导板卡从nand flash启动,下面是我的使用命令:mw.b 0x81000000 0xFF 0x1C0000tftp 0x81000000 u-boot.noxip.binnand erase 0x0 0x1C0000nandecc hw 2nand write.i 0x81000000 0x0 0x1C0000nandecc sw 0然后将SW3调到10010从nand flash启动 阅读全文
posted @ 2012-10-16 23:56 FPGA/DSP 阅读(471) 评论(0) 推荐(0) 编辑
摘要: 引言:芯片是产业链上游重要的一个环节,一颗小小的芯片具有极高的技术含量和价值,半导体行业每年都会有一个各大厂商营业额的排名,除去2009年,常年盘踞在前三名位置的分别是英特尔,三星半导体和德州仪器,英特尔凭借的是桌面处理器,三星半导体凭借的是其全面的存储器产品线,德州仪器则是凭借模拟器件,嵌入式处理器和无线半导体这“三驾马车”。(注:DLP应隶属于光电器件,所以未计入)终端是产业链中上游重要的一个环节,终端厂商用芯片设计出嵌入式硬件,并且基于该硬件开发相应的嵌入式软件,从而构成一个完整的嵌入式终端产品,形象的说就是一块电路板套一个外壳,这里面最重要的一个核心价值的产生就是附加在嵌入式可编程器件 阅读全文
posted @ 2012-09-16 20:42 FPGA/DSP 阅读(4556) 评论(1) 推荐(1) 编辑
摘要: 设计的板子到了SRIO调试阶段了,在板子上,一片V6和两片6678通过4XSRIO互联,中间没有Switch,总算搞定了相互之间的通信。 首先,感谢Ti论坛提供的SRIO程序范例,但是其硬件平台是EVM板,更多的只能用于loopback测试,但是可以在其基础上修改。 1.初始化DSP的SRIO,主要是对SerDes进行配置,然后是Lane和Speed的配置,最后需要等待FPGA的LinK建立,我们在建立时候碰到一点困难,每次建立并不都是4X,一直没有找到问题,我们使用了一个别的办法来保证link为4X。 2.数据发送,DSP上提供的数据发送方法主要有两种,DirectIO和Message,主. 阅读全文
posted @ 2012-07-13 23:11 FPGA/DSP 阅读(7221) 评论(19) 推荐(1) 编辑
摘要: MII是英文Medium Independent Interface的缩写,翻译成中文是“介质独立接口”,该接口一般应用于MAC层和PHY层之间的以太网数据传输,也可叫数据接口。(MAC与PHY间的管理接口一般是MDIO) MII接口的类型有很多,常用的有MII、RMII、SMII、SSMII、SSSMII、GMII、RGMII、SGMII、TBI、RTBI、XGMII、XAUI、XLAUI等。下面对它们进行一一介绍。MII接口TXD(Transmit Data)[3:0]:数据发送信号,共4根信号线;RXD(Receive Data)[3:0]:数据接收信号,共4根信号线;TX_ER(T.. 阅读全文
posted @ 2012-07-13 22:41 FPGA/DSP 阅读(942) 评论(0) 推荐(0) 编辑
摘要: 一个SVN更改通知的工具,在这里分享给大家。自己负责的模块代码有时被同事修改,但是没有知会,也不容易了解到具体的改动内容,可能造成各种各样的问题。这里推荐一个工具Commit Monitor,可以监控svn仓库的提交记录,并及时通知,非常方便。一切尽在掌握。下载地址,开源软件,可以放心~http://code.google.com/p/commitmonitor/最好的一点是,有更新会弹出任务栏提示,如下图:使用界面如下,左边是可以添加的待监控的子模块,右边是对应的修改:新建项目的界面如下:还可以很方便查看单次提交的diff:这样大家就可以随时知道自己负责的项目什么时候被谁更改过啦! 阅读全文
posted @ 2012-07-13 22:38 FPGA/DSP 阅读(316) 评论(0) 推荐(0) 编辑
摘要: 1.Virtex6 GTX Transceiver简介 在Xilinx的Virtex6FPGA中,GTX作为一种低功耗的吉比特收发器,配置灵活,功能强大,并与FPGA内部的其他逻辑资源紧密联系,可用于实现多种高速接口(如XAUI、PCIE等)。V6 系列的FPGA中,GTX工作带宽范围是600 Mb/s到6.6 Gb/s,支持收发双向,且收发双向独立。GTX接收和发送方向均由PMA和PCS两部分组成,PCS提供丰富的物理编码层特性,如8b/10b编码、时钟校准等功能;PMA部分为模拟电路,提供高性能的串行接口特性,如预加重、均衡等功能。GTX同时还提供动态重配置接口,用于动态的修改GTX的配置 阅读全文
posted @ 2012-07-13 22:07 FPGA/DSP 阅读(2327) 评论(0) 推荐(0) 编辑
摘要: 今天困扰我近一周的DSP内核电源问题基本解决,开心哇哈。 阅读全文
posted @ 2012-06-15 21:52 FPGA/DSP 阅读(137) 评论(0) 推荐(0) 编辑
摘要: 有关64570的介绍网上很多,可以自行google,下面是我用64570实现的SDLC协议程序一些总结.所使用到的主要寄存器MD0:发送协议,CRC校验MD1:HDLC协议中地址配置MD2:全双工,数据编码RXS:接收时钟TXSTMC:和TXS中的BR一起配置波特率的值SA0:SA1:地址设定,这个主要是在接收数据的时候,如果地址不相同,那么芯片会将这一帧的数据丢弃。在发送数据的时候,芯片不会自动的将SA0 SA1发送出去,需要将SA0和SA1当做普通数据一样发送出去TRC0:当FIFO中的数据字节数小于等于TRC0,那么ST0中的TXRDY会自动变成1。TRC1:当FIFO中的数据字节数大于 阅读全文
posted @ 2011-08-19 17:14 FPGA/DSP 阅读(782) 评论(0) 推荐(0) 编辑
上一页 1 2 3 4 5 6 7 8 9 10 ··· 12 下一页