上一页 1 ··· 7 8 9 10 11 12 下一页
摘要: 格雷码(Gray code),又叫循环二进制码或反射二进制码   在数字系统中只能识别0和1,各种数据要转换为二进制代码才能进行处理,格雷码是一种无权码,采用绝对编码方式,典型格雷码是一种具有反射特性和循环特性的单步自补码,它的循环、单步特性消除了随机取数时出现重大误差的可能,它的反射、自补特性使得求反非常方便。格雷码属于可靠性编码,是一种错误最小化的编码方式,因为,自然二进制码可以直接由数/模转... 阅读全文
posted @ 2009-10-18 11:10 FPGA/DSP 阅读(881) 评论(0) 推荐(0) 编辑
摘要: http://hi.baidu.com/phoebus08/blog/item/5d3ccffba88452d6b58f316d.html1)EDMA概要①EDMA数据传输有两种发起方式:üCPU发起的EMDA数据传输(非同步方式):需要传输时,CPU设置ESR寄存器的相应位为1,从而触发一个EDMA事件的产生,事件对应的通道参数被送往地址硬件并且完成相应的处理,这种非同步方... 阅读全文
posted @ 2009-10-13 15:05 FPGA/DSP 阅读(1324) 评论(0) 推荐(2) 编辑
摘要: 如果在通信过程的任意时刻,信息只能由一方A传到另一方B,则称为单工。如果在任意时刻,信息既可由A传到B,又能由B传A,但只能由一个方向上的传输存在,称为半双工传输。如果在任意时刻,线路上存在A到B和B到A的双向信号传输,则称为全双工。电话线就是二线全双工信道。 由于采用了回波抵消技术,双向的传输信号不致混淆不清。双工信道有时也将收、发信道分开,采用分离的线路或频带传输相反方向的信号,如回线传输。 阅读全文
posted @ 2009-10-12 20:40 FPGA/DSP 阅读(509) 评论(0) 推荐(0) 编辑
摘要: C64X DSP EDMA小结(1)EDMA概要 ①EDMA数据传输有两种发起方式:CPU发起的EMDA数据传输(非同步方式):需要传输时,CPU设置ESR寄存器的相应位为1,从而触发一个EDMA事件的产生,事件对应的通道参数被送往地址硬件并且完成相应的处理,这种非同步方式的实时数据传输无需设定EER寄存器;事件触发方式EDMA数据传输(同步方式):ER寄存器保存外设发送过来的事件... 阅读全文
posted @ 2009-09-25 16:46 FPGA/DSP 阅读(1395) 评论(0) 推荐(0) 编辑
摘要: 这两个都是DSP/BIOS中的,先大概介绍一下tsk: task,任务.在Scheduling中,其优先级高于IDL(背景程序),低于SWI(软中断)和HWI(硬中断).可以被软硬中断打断,也可以被其它事件阻塞(blocked),顺便说一下,SWI和HWI是不能阻塞的.(阻塞和中断的不同,见我的另外一篇文章:CCS的一些问题)tsk和swi和hwi类似,可以调用一个函数,还可以传递多达8个参数,不... 阅读全文
posted @ 2009-09-19 15:20 FPGA/DSP 阅读(3210) 评论(0) 推荐(0) 编辑
摘要: 触发器:flipflop,锁存器:latch,寄存器:register锁存器是电平触发的存储单元,数据存储的动作取决于输入时钟(或者使能)信号的电平值,尽当锁存器处于使能状态时,输出才会随着数据输入发生变化。 触发器是边沿敏感的存储单元,数据存储的动作有某一信号的上升或者下降沿进行同步的。 寄存器用来存放数据的一些小型存储区域,用来暂时存放参与运算的数据和运算结果。其实寄存器就是一种常用的时序逻辑... 阅读全文
posted @ 2009-09-19 15:20 FPGA/DSP 阅读(5338) 评论(0) 推荐(0) 编辑
摘要: http://blog.ednchina.com/hustzq/201947/message.aspx 几天调下来,总感觉TI的文档语焉不详。不过想想也对,250页的文档是谁都要写到郁闷的。而且一个懂了的人给初学者讲东西总会自然的略过一些看似当然的关键。这几天遇到的问题就是EDMA可以工作,却不能连续不断的转起来。而问题的所在就在于文档没读清楚。文档(SPRU234,下同)在第一章的第一节的图1-... 阅读全文
posted @ 2009-09-19 15:19 FPGA/DSP 阅读(2838) 评论(0) 推荐(0) 编辑
摘要: C64X DSP EDMA小结 (1)EDMA概要 ①EDMA数据传输有两种发起方式:  CPU发起的EMDA数据传输(非同步方式):需要传输时,CPU设置ESR寄存器的相应位为1,从而触发一个EDMA事件的产生,事件对应的通道参数被送往地址硬件并且完成相应的处理,这种非同步方式的实时数据传输无需设定EER寄存器;  事件触发方式EDMA数据传输(同步方式):ER寄存器保存外设发送... 阅读全文
posted @ 2009-09-19 15:19 FPGA/DSP 阅读(520) 评论(0) 推荐(0) 编辑
摘要: http://bbs.eeworld.com.cn/viewthread.php?tid=62197&extra=&page=1在给FPGA做逻辑综合和布局布线时,需要在工具中设定时序的约束。 通常,在FPGA设计工具中都FPGA中包含有4种路径:从输入端口到寄存器,从寄存器到寄存器,从寄存器到输出,从输入到输出的纯组合逻辑。 通常,需要对这几种路径分别进行约束,以便使设计工具能够... 阅读全文
posted @ 2009-09-19 15:18 FPGA/DSP 阅读(712) 评论(0) 推荐(1) 编辑
摘要: 来自CCS的help:The compiler analyzes data flow to avoid memory accesses whenever possible. If you have code that depends on memory accesses exactly as written in the C/C++ code you must use the volatile k... 阅读全文
posted @ 2009-09-19 15:18 FPGA/DSP 阅读(729) 评论(1) 推荐(0) 编辑
上一页 1 ··· 7 8 9 10 11 12 下一页