摘要: 设计的板子到了SRIO调试阶段了,在板子上,一片V6和两片6678通过4XSRIO互联,中间没有Switch,总算搞定了相互之间的通信。 首先,感谢Ti论坛提供的SRIO程序范例,但是其硬件平台是EVM板,更多的只能用于loopback测试,但是可以在其基础上修改。 1.初始化DSP的SRIO,主要是对SerDes进行配置,然后是Lane和Speed的配置,最后需要等待FPGA的LinK建立,我们在建立时候碰到一点困难,每次建立并不都是4X,一直没有找到问题,我们使用了一个别的办法来保证link为4X。 2.数据发送,DSP上提供的数据发送方法主要有两种,DirectIO和Message,主. 阅读全文
posted @ 2012-07-13 23:11 FPGA/DSP 阅读(7221) 评论(19) 推荐(1) 编辑
摘要: MII是英文Medium Independent Interface的缩写,翻译成中文是“介质独立接口”,该接口一般应用于MAC层和PHY层之间的以太网数据传输,也可叫数据接口。(MAC与PHY间的管理接口一般是MDIO) MII接口的类型有很多,常用的有MII、RMII、SMII、SSMII、SSSMII、GMII、RGMII、SGMII、TBI、RTBI、XGMII、XAUI、XLAUI等。下面对它们进行一一介绍。MII接口TXD(Transmit Data)[3:0]:数据发送信号,共4根信号线;RXD(Receive Data)[3:0]:数据接收信号,共4根信号线;TX_ER(T.. 阅读全文
posted @ 2012-07-13 22:41 FPGA/DSP 阅读(942) 评论(0) 推荐(0) 编辑
摘要: 一个SVN更改通知的工具,在这里分享给大家。自己负责的模块代码有时被同事修改,但是没有知会,也不容易了解到具体的改动内容,可能造成各种各样的问题。这里推荐一个工具Commit Monitor,可以监控svn仓库的提交记录,并及时通知,非常方便。一切尽在掌握。下载地址,开源软件,可以放心~http://code.google.com/p/commitmonitor/最好的一点是,有更新会弹出任务栏提示,如下图:使用界面如下,左边是可以添加的待监控的子模块,右边是对应的修改:新建项目的界面如下:还可以很方便查看单次提交的diff:这样大家就可以随时知道自己负责的项目什么时候被谁更改过啦! 阅读全文
posted @ 2012-07-13 22:38 FPGA/DSP 阅读(316) 评论(0) 推荐(0) 编辑
摘要: 1.Virtex6 GTX Transceiver简介 在Xilinx的Virtex6FPGA中,GTX作为一种低功耗的吉比特收发器,配置灵活,功能强大,并与FPGA内部的其他逻辑资源紧密联系,可用于实现多种高速接口(如XAUI、PCIE等)。V6 系列的FPGA中,GTX工作带宽范围是600 Mb/s到6.6 Gb/s,支持收发双向,且收发双向独立。GTX接收和发送方向均由PMA和PCS两部分组成,PCS提供丰富的物理编码层特性,如8b/10b编码、时钟校准等功能;PMA部分为模拟电路,提供高性能的串行接口特性,如预加重、均衡等功能。GTX同时还提供动态重配置接口,用于动态的修改GTX的配置 阅读全文
posted @ 2012-07-13 22:07 FPGA/DSP 阅读(2327) 评论(0) 推荐(0) 编辑