摘要： http://blog.ednchina.com/coyoo/312066/message.aspx SignalTapII给FPGA调试带来了方便，但是相应的消耗了器件内置的Memory，为了有效的利用这些Memory从QuartusII8.1开始加入了一个新特性Storage Qualification，简单的说就是可以让设计者有选择的存储某些或者某段信号的内容，当然这个特性并不是说减少了Me... 阅读全文

摘要： 问题的提出系统开发在上板调试过程中，有时候出现的bug是很极端的情况或很少出现的情况，而现在通常的做法是：在故障出现的时候通过SignalTap把信号抓出来查找其问题的所在、修改程序；在改完版本后，先要对整个工程进行重新编译，然后再上板跑版本进行验证，看看故障是否解决。这样就会出现三个问题：①有时候故障很难定位，只知道哪个模块出错，很难定位到具体的信号上，给抓信号带来麻烦。如果故障定位... 阅读全文

摘要： 以下内容译自Quartus II Version 7.0 Handbook， Volume 3：Verification的6-28：Clock Analysis部分。riple TimeQuest静态时序分析的对象包括：寄存器和寄存器之间的路径、I/O之间、I/O和寄存器之间的路径、异步复位和寄存器之间的路径。TimeQuest根据Data Arrival Time和Data Required ... 阅读全文