2011年3月23日

双向端口的建模

摘要: 在设计中,为了减少管脚,在有些工业标准中的数据总线设计为复用的方式,既输入输出在物理上是同一个管脚,为了避免输入输出信号的冲突,双向端口采用了使能信号对输出进行控制。 与三态端口相类似的,FPGA内部没有双向端口,内部信号均为单一流向,输入输出需要用单独的信号表示,不能复用在一起;只有对芯片接口的信号,才能定义为双向端口。 阅读全文

posted @ 2011-03-23 09:46 吾将上下而求索 阅读(251) 评论(0) 推荐(0) 编辑

2011年2月25日

Verilog中generate用法

摘要: 代码中用到的代码是:// byte wise data compare logic genvar err_i; generate for(err_i = 0; err_i < `DATA_WIDTH/8; err_i = err_i + 1) begin: gen_err always @ (posedge clk90) begin byte_err_fall[err_i] <= (read_data_reg[err_i*8+:8] != cmp_data[err_i*8+:8]); byte_err_rise[err_i] <= (read_data_reg[`DATA_W 阅读全文

posted @ 2011-02-25 16:23 吾将上下而求索 阅读(12012) 评论(0) 推荐(2) 编辑

ucf文件中的端口和时序约束

摘要: 端口约束基本规则:使用LOC完成端口定义时,其语法如下:NET "Top_Module_PORT" LOC = "Chip_Port";其中,“Top_Module_PORT”为用户设计中顶层模块的信号端口,“Chip_Port”为FPGA芯片的管脚名。LOC语句中是存在优先级的,当同时指定LOC端口和其端口连线时,对其连线约束的优先级是最高的。 LOC语句通过加载不同的属性可以约束管脚位置、CLB、Slice、TBUF、块RAM、硬核乘法器、全局时钟、数字锁相环(DLL)以及DCM模块等资源,基本涵盖了FPGA芯片中所有类型的资源。由此可见,LOC语句 阅读全文

posted @ 2011-02-25 14:18 吾将上下而求索 阅读(2076) 评论(0) 推荐(2) 编辑

2010年11月24日

时间不同单位之间的转换

摘要: 在观察仿真波形的时候,经常会出现微妙,毫秒,皮秒之间的转换,出现过错误,每次记不清楚的时候还要重新查资料,现总结如下.秒(second)是国际单位制中时间的基本单位,符号是s。有时也会借用英文缩写标示为sec。国际单位制词头经常与秒结合以做更细微的划分,例如ms(毫秒,千分之一 秒)、μs(微秒,百万分之一秒)和ns(奈秒,十亿分之一秒)。虽然国际单位制词头虽然也可以用于扩增时间,例如ks(... 阅读全文

posted @ 2010-11-24 10:11 吾将上下而求索 阅读(2510) 评论(0) 推荐(1) 编辑

2010年10月18日

对case语句的理解

摘要: 其实这个问题很简单就是在列举case语句选项的时候,中间是不能用begin end 语句的同时case语句结束后声明要用endcase例如case (cout_in) 4'b0000 : cout_out=7'b0000001; //0 4'b0001 : cout_out=7'b1001111; //1 4'b0010 : cout_out=7'b0010010; //2 4'b0011 : ... 阅读全文

posted @ 2010-10-18 17:30 吾将上下而求索 阅读(447) 评论(0) 推荐(0) 编辑

超级牛人的博客

摘要: 在这个博客中我学会了很多东西,有他的陪伴我少走了很多的弯路,真的谢谢了!http://www.cnblogs.com/oomusou/http://blog.sina.com.cn/armfans周立功http://blog.ednchina.com/user_default.aspx?u=ilove314&page=20特权同学http://blog.ednchina.com/ni_labview/ lab——viewhttp://www.fpga4fun.com/index.html fpga4fun 阅读全文

posted @ 2010-10-18 17:29 吾将上下而求索 阅读(297) 评论(0) 推荐(1) 编辑

verilog module/testbench的模板

摘要: 1 module 模組名稱2 parameter宣告3 port宣告4 wire,reg宣告5 assign資料處理層級之描述6 7 引用較低階模組別名8 9 always行為層級之描述區塊 begin10 // 資料處理與指定等描述11 // task與function的使用12 end13 14 function與task的宣告15 16 endmodulemodule 模組名稱;將input... 阅读全文

posted @ 2010-10-18 17:27 吾将上下而求索 阅读(544) 评论(0) 推荐(0) 编辑

用verilog语言写的任意整数的分频器

摘要: 占空比:对于一串理想的脉冲序列中(如方波),正脉冲的持续时间与脉冲总周期的比值,叫做这个方波的占空比。 分频分为奇分频和偶分频第一,偶数倍分频:偶数倍分频应该是大家都比较熟悉的分频,通过计数器计数是完全可以实现的。如进行N倍偶数分频,那么可以通过由待分频的时钟触发计数器计数,当计数器从0计数到N/2-1时,输出时钟进行翻转,并给计数器一个复位信号,使得下一个时钟从零开始计数。以此循环下去。这种方法... 阅读全文

posted @ 2010-10-18 17:26 吾将上下而求索 阅读(2561) 评论(0) 推荐(2) 编辑

正式开始新的旅程!

摘要: 有了一个新的开始,在这个路上我将一直走下去,但愿能在这里留下美好的回忆,当过段时间回想起来我这段时光的时候,希望自己是最充实的,你不要小看我,有什熬不过!坚持往前走! 阅读全文

posted @ 2010-10-18 17:21 吾将上下而求索 阅读(146) 评论(0) 推荐(0) 编辑

linux下目录(转载)

摘要: 今天看到一份英文的,相比以前看的中文资料,可谓是言简意赅。值得收藏。/bin basic programs (Programs that are absolutly needed, shell and commands only)/boot initialization files (Required to actually boot your computer)/dev device files... 阅读全文

posted @ 2010-10-18 17:21 吾将上下而求索 阅读(122) 评论(0) 推荐(0) 编辑

导航