01 2022 档案

Vivado综合时OCC模式
摘要：简单一句话来概括两者的关系就是：在OOC模式下，IP成为了一个完全的黑盒结构，它会以网表结构参与整个工程的综合；而在Global模式下，IP核与顶层逻辑一起进行综合，也被称为Global synthesis，对原始文件的任何更改需要对整个工程和该IP进行重新综合。（参见ug939(v2016.1) 阅读全文
posted @ 2022-01-26 09:03 数字IC那些事 阅读(385) 评论(0) 推荐(0) 编辑
xilinx时钟资源
摘要：一、MMCM与PLL的区别 在Xilinx的FPGA中，时钟管理器称为Clock Management，简称CMT。我们所用到的DCM / PLL / MMCM都包含在CMT中。DCM是比较早的FPGA中使用的，某些Sparten-3和Virtex-4，后面的器件不再使用了。在Virtex-4中，C 阅读全文
posted @ 2022-01-19 10:34 数字IC那些事 阅读(1082) 评论(0) 推荐(1) 编辑
Vivado：提升mcs的配置速度
摘要：问题表现： 使用Vivado生成mcs文件后，将其配置到flash的过程耗时过长。 解决方法： （1）布线完成后，打开Open Implementation （2）在Settings中，点击Bitstream，之后点击Configure additional bitstream settings （ 阅读全文
posted @ 2022-01-12 14:31 数字IC那些事 阅读(1262) 评论(0) 推荐(0) 编辑

点击右上角即可分享
微信分享提示