随笔分类 - FPGA
摘要：队伍编号：CICC1753,队伍名称：无所谓对不队。vivado综合和实现完成后，在生成Bit文件时出现已知设计原理的DRC错误。下面图中的DRC LUTLP-1的loop错误是设计可接受的的。 且对仿真结果不影响，综合实现都通过，到生成bitstream时出现DRC错误，根据xilinx官方社区的
阅读全文
摘要：[Synth8-91]ambiguo usclockin event control 语法错误： always @ (posedge clk or posedge reset ) if( crt_state == ltart) recieve_done <= 1'b1 ; else recieve_
阅读全文
摘要：简单一句话来概括两者的关系就是：在OOC模式下，IP成为了一个完全的黑盒结构，它会以网表结构参与整个工程的综合；而在Global模式下，IP核与顶层逻辑一起进行综合，也被称为Global synthesis，对原始文件的任何更改需要对整个工程和该IP进行重新综合。（参见ug939(v2016.1)
阅读全文
摘要：一、MMCM与PLL的区别 在Xilinx的FPGA中，时钟管理器称为Clock Management，简称CMT。我们所用到的DCM / PLL / MMCM都包含在CMT中。DCM是比较早的FPGA中使用的，某些Sparten-3和Virtex-4，后面的器件不再使用了。在Virtex-4中，C
阅读全文
摘要：问题表现： 使用Vivado生成mcs文件后，将其配置到flash的过程耗时过长。 解决方法： （1）布线完成后，打开Open Implementation （2）在Settings中，点击Bitstream，之后点击Configure additional bitstream settings （
阅读全文
