摘要： 以前自己开发的一款软件。现在无偿免费提供给大家使用。 下载地址 阅读全文

摘要： 下面测试速度，以一个V7的配置文件为例子。文件大小如下，27MB。特别是对于有点规模的项目配置文件都是很大的。总不能是点灯项目。 选择普通的下载器，Platform Cable USB。这种下载器是基于CYPRESS方案的，而且是基于GPIF波形设计的。 下载文件测试。 program_hw_dev 阅读全文

摘要： HW-USBN-2B说明文档 1. 引脚定义 编程引脚 名称 编程设备引脚类型 描述 VCC 编程电压 输入 连接VCC到目标设备，典型的ICC=10Ma.板子设计必须考虑VCC的电流供应，但是跟VCCIO是不一样的。 TDO/SO 测试数据输出 输入 IEEE1149.1(JTAG)编程移位数据输 阅读全文

摘要： PL-USB2-BLASTER 使用说明 PL-USB2-BLASTER就是USB BLATER II烧录器。官方文档在https://www.intel.com/content/dam/www/programmable/us/en/pdfs/literature/ug/ug_usb_blstr_I 阅读全文

摘要： 做fpga也有四年时间了，该有个总结。刚开始那会，学习东西都是死记硬背，去面试也是直接带着答案去了。时间久了，才懂得设计一些基本思路。1. 设计输入： verilog代码和原理图。画原理图都是懒得做visio架构图的。一般来说设计fpga开始都要有个系统设计架构图。设计原理图也有缺陷，每个软件不能通用，关键每次版本升级以后，原理图容易出问题。 写verilog的代码，比较累，写连接线，最烦就是怕重复定义，怕位数不对。关键设计初期，要学会总体规划，模块分配。2.功能仿真 功能仿真用modelsim，写个测试文件。 初学者，写测试文件是很苦逼的事情。几千行代码，慢屏幕的 #时间 驱动.自己还得.. 阅读全文

摘要： 也许你天天做些fpga，写完代码就直接编译成功，锁定引脚后，马上使用signaltaII软件。也许你一天，你发现signaltapII看信号的痛苦，一个源代码文件修改一点，要花个20分钟编译一次。也许你一天，你用了CPLD，不能使用signaltap II。你终于知道后仿真的重要性。有人说功能仿真，要在信号上面加延时控制，满屏的代码都是 A<= #S B；C<=#$ A这种相对延时有什么用处。设计逻辑最重要的是总线类的竞争问题。由于不同的信号逻辑段是不一样，导致总线竞争问题。具体后仿真，都是使用厂家的提供软件，生成VO，VOH类的网表后，加入特定器件库进行仿真。shop104791 阅读全文

摘要： 在de2-115板子上，关于计算sdram的频率。 阅读全文

摘要： 做fpga快两年时间，前些天华为海思打电话，邀请去参加面试。首先自我介绍做过的一些东西。 然后接着问了些题目。我觉得算是fpga入门级别的题目吧。 1）有限状态机编写。检测101101序列串数据。要求101不能重复。 2）FIFO深度计算。 3）异步时序的处理。 4）FIFO编码。 但这些问题，都没答上，结果就是悲剧了。 特此记录。 阅读全文