摘要： 有很多软件仿真都是black boxs 黑盒子模式，所以用modelsim提示该错误。错误的原因是在于库用了其他旧的软件版本编译好的。 所以解决的办法如下： 在已经映射好的库选择refresh就可以刷新库，完成重新生成库文件。 或者用下面的指令。强制刷新。 vlog -work D:/program 阅读全文

摘要： 下面测试速度，以一个V7的配置文件为例子。文件大小如下，27MB。特别是对于有点规模的项目配置文件都是很大的。总不能是点灯项目。 选择普通的下载器，Platform Cable USB。这种下载器是基于CYPRESS方案的，而且是基于GPIF波形设计的。 下载文件测试。 program_hw_dev 阅读全文

摘要： 用fpga实现的1G 以太网硬件协议栈，属于轻的协议栈 阅读全文

摘要： 努力 阅读全文

摘要： 做fpga 不会脚本，基本跟残废一个概念。以前我觉得做FPGA应该学习什么人工智能，大数据，机器人。现在想起来真是傻逼，做fpga也好，做ic，做逻辑其实基本能力都是一样的。 一个学习tcl脚本，perl脚本能力，perl脚本可以做定制IP设定功能，可以封装IP功能。tcl是仿真，软件自动编译能力。 阅读全文

摘要： DS的时间很珍贵的 ，尤其是过了32岁以后，一身的病，扛不住996的制度。为了增加速度，只能想办法怎么在fpga工作上面降低时间。你有心思点来点去的GUI的界面。还不如用一个脚本完全做完。notepad++ 是DS最爱的verilog的编辑器，这个编辑器好用在，傻瓜一类gui节目。其实VScode一 阅读全文

摘要： 最近遇到一个项目，就是接收数据转换成本地数据。两个时钟是频率是基本一样，但是存在5%偏差，而且存在相位差。 这是基本需求。一般转换的办法就是fifo写入有效数据，然后用empty读取出来。但是发现有个问题。就是如果两个帧之间间隔太短了，会导致读取的时候，两帧的数据会连续成一帧数据。解决办法就是把写使 阅读全文

摘要： ilinx的7 series fpga transceivers wizard用于自定义的serdes编码。 要选择多个serdes端口，如下图，点击对应的名称，然后右边选择use该设备就可以。 生成后example文件中的support GT_USRCLK_SOURCE 文件，有个时钟文件。打开了 阅读全文

摘要： 开发板子采用GW1NNR-LV9LQ144PC6/I5 FPGA器件。具有低功耗，瞬时启动，高安全性，低成本，方便扩展等特点。本开发板价格价格便宜，板子扩张性容易，帮助用户比较快速进入国产FPGA学习能力。 开发板集成多个GPIO接口和多个LVDS接口，电压可以从3.3，2.5，1.8，1.2V选择 阅读全文

摘要： 经常被人问，lattice的 怎么回读，下面就说这个步骤。 烧录器检测到设备以后，以后选择operation，选择flash programming mode ，选择flash read and save，然后选择保存文件save to file选择目录。 阅读全文