摘要: 使用PCIE等IP时,IP核例化生成的文件中包含了xdc以固定引脚分配,该xdc是read only的,但还是有办法修改,麻烦一些而已。Vivado默认使用此xdc文件,因此用户在综合后重新设定引脚绑定后,生成的用户xdc与ip xdc冲突,用户的约束不管用。解决此问题的方法是,在xdc下面的用户位 阅读全文
posted @ 2023-02-19 22:57 FPGA/DSP 阅读(432) 评论(0) 推荐(0) 编辑
摘要: he frequency option is not available in 2016.4 GUI. It has been added in 2017.1 In 2016.4, you can set the frequency from the XSCT console in the GUI. 阅读全文
posted @ 2021-09-22 16:12 FPGA/DSP 阅读(1441) 评论(0) 推荐(0) 编辑
摘要: 在桌面新建一个文本文档 在桌面新建一个文本文档 打开文本文档复制下面的文字然后保存。 Windows Registry Editor Version 5.00 [HKEY_LOCAL_MACHINE\SOFTWARE\Microsoft\Windows\CurrentVersion\Policies 阅读全文
posted @ 2019-06-12 09:24 FPGA/DSP 阅读(2818) 评论(0) 推荐(0) 编辑
摘要: https://china.xilinx.com/support/answers/54074.html 综合完成后会跳出个框框,选择open synthesis write_edif module.edf write_verilog -mode port module_stub.v(Vivado20 阅读全文
posted @ 2016-11-28 15:38 FPGA/DSP 阅读(4737) 评论(0) 推荐(0) 编辑
摘要: tcl console里面执行 write_cfgmem -format mcs -interface spix4 -size 128 -loadbit "up 0 E:/x.bit" -file x.mcs Ffor CFGBVS and CONFIG_VOLTAGE as: set_proper 阅读全文
posted @ 2016-05-07 12:13 FPGA/DSP 阅读(11107) 评论(1) 推荐(0) 编辑
摘要: 网络变压器简介编辑网络变压器具体有T1/E1隔离变压器;ISDN/ADSL接口变压器;VDSL高通/低通滤波器模块、接口变压器;T3/E3、SDH、64KBPS接口变压器;10/100BASE、 1000BASE-TX网络滤波器;RJ45集成变压器;还可根据客户需要设计专用变压器。产品主要应用于:高... 阅读全文
posted @ 2015-10-29 22:27 FPGA/DSP 阅读(1062) 评论(0) 推荐(0) 编辑
摘要: http://bbs.elecfans.com/jishu_487981_1_1.html 以下操作均在root用户下完成1,下载交叉编译器在ubuntu里下载arm-2010.09-62-arm-xilinxa9-linux-gnueabi.bin安装文件,,放到/tools/中2,同步xilin... 阅读全文
posted @ 2015-06-22 18:01 FPGA/DSP 阅读(2164) 评论(0) 推荐(0) 编辑
摘要: 这篇我想分享一个之前在用TimeQuest约束双边沿模块的input delay时犯得一个错误,有人看了可能会觉得傻傻的,什么眼神,falling delay和 falling clk怎么会分不清呢,字面意思好区分,可要深究在约束里的具体含义,还得花点功夫,下面以ddio接收模块为例说明它们的含义以... 阅读全文
posted @ 2015-02-05 00:42 FPGA/DSP 阅读(1158) 评论(0) 推荐(0) 编辑
摘要: First, I don't often give praise for support but I must say Travis, Karthik and Derek from TI have been extremely instrumental in getting my SRIO envi... 阅读全文
posted @ 2015-02-04 19:30 FPGA/DSP 阅读(1321) 评论(1) 推荐(0) 编辑
摘要: 如果运行Capture.exe找不到cdn_sfl401as.dll,如果运行allegro.exe找不到cnlib.dll,(上面俩个库文件都在C:/Cadence/SPB_16.3/tools/bin中),请检查环境变量设置是否完整!我遇到上述问题,发现没有CDSROOT的定义,添加一个: ... 阅读全文
posted @ 2015-01-16 16:04 FPGA/DSP 阅读(382) 评论(0) 推荐(0) 编辑