摘要：本文以Cortex-A53为例，首先分析Cache与内存隐射的直接、全相连、组相连等三种映像方式，以及Cache的命中流程。ARM CPU 扩展Trustzone功能后，内存也具有安全属性，相应的Cache也做了扩展，标志命中的内存地址是安全还是非安全的。针对CPU访问内存数据的Cache一致性问题，主要结合现行的Android标配TEE系统，介绍双系统的Cache一致性。
阅读全文
摘要：ARM v7-A系列的CPU加入了很多扩展，如多核处理器扩展、大物理地址扩展、TrustZone扩展、虚拟化扩展。若支持大的物理地址，则必须支持多核处理器；若支持虚拟化，则必须支持大的物理地址、多核处理器、TrustZone。加入这些扩展后，相应的MMU（虚拟地址到物理地址的隐射功能）结构也改变了许多。本文首先分析加入扩展后MMU的整体结构，然后详细介绍地址转换中用到短描述符格式（32位）和长描述符格式（64位），以及如何实现虚拟地址到物理地址的查询，最后就二级隐射问题，给出一个例子用以验证。
阅读全文
摘要：Cortex-A9的CPU可以接收和执行一致性广播操作，当其使能并处于SMP模式时。本文以内核的panic为例，在给出内核panic后的真正原因后，讨论Cortex-A9多核的cache和TLB的一致性广播，实际使用中应该怎么设置。
阅读全文
摘要：CCI-400 集合了互联和一致性功能，有 2 个 ACE slave 接口和 3 个 ACE-Lite slave 接口，有 3 个 AXI master 接口。
2 个 ACE slave 接口可以相互 snoop 对方，ACE-Lite slave 接口可以 snoop 这 2 个 ACE slave 接口。
本文首先介绍cci-400相关概念，然后以内核的panic为引子，最后给出导致内核panic的真正原因。
阅读全文
摘要：8核CPU或者是更多核的处理器，这些CPU有可能不完全对称。有的是4个A15和4个A7，或者是4个A57和4个A53，甚至像海思麒麟935处理器（4核A53 2.2 GHz + 4核A53 1.5 GHz），这8个核的频率可能不一样，则使用过程中需要大小核切换（频率高的是大核，频率低的是小核）。
本文以ARM cortex-A7为例，分析大小核切换的代码，着重于分析实现切换的代码，对于为什么要这样切换、以及什么时候切换，不做过多探讨。
阅读全文
摘要：移动设备，为了功耗考虑，对电源管理部分要求严格，Android系统结合Linux内核，对此有非常漂亮的方案，可以让设备随时睡眠、即刻唤醒。
本文结合ARM Cortex A系列CPU（32位）睡眠和唤醒的流程，主要分析平台相关的CPU下电和上电过程，以及ARM底层汇编代码实现。
阅读全文
