摘要：IP的电源管脚是个特殊的存在。 1.对于前度RTL集成，需要和IP vendor以及后端确认，集成与综合时是否需要将电源DVDD,AVDD，引出到top层。 2.绝大部分情况下IP的电源PIN是supply属性，就不需要引出。悬空就可以了。仿真时看情况，需要给值时通过force语句给1就可以。后端与 阅读全文

摘要：级联时钟在其他的IP领域下很少见到，在serdes中时个基本的功能。 因为高密场景下需要时钟数几十个IP，一般摆放在芯片边缘位置。 而SOC的管脚资源非常有限。因此就需要多个IP之间的ref clk进行传递。 按照传递电平类型，可以分为 差分级联和单端CMOS级联。 按照传递方法，可以分为单向与双向 阅读全文

摘要：serdes复制时钟一般指的是，将rx lane的CDR 恢复时钟发送给TX/PLL， 这样rx和tx的时钟频偏就一致，在远端环回时经常用到。RX,TX时钟同频后环回数据就可以畅通发出去，否则RX/TX的FIFO就会溢出丢弃数据。 主要注意这里不是所有的serdesIP都支持。 只有这样才能彻底的实 阅读全文

摘要：serdes主要完成串并转换功能。常见的并口位宽如下： GE/10/25GE/32GE 10/20/40/16/32位 50GE 64/80位 100GE 128/160位 一般50GE以上，64/80只会存在一种，如果两个都支持，会占用资源。 使用前要确认清楚。和pcs有差异了就需要增加gearb 阅读全文