一个通用Makefile的编写
我们在Linux环境下开发程序,少不了要自己编写Makefile,一个稍微大一些的工程下面都会包含很多.c的源文 件。 如果我们用gcc去一个一个编译每一个源文件的话,效率会低很多,但是如果我们可以写一个Makefile,那么只需要执行一个make就OK了,这 样大大提高了开发效率。 但是Makefile的语法规则众多,而且缺乏参考资料,对于初学者来说,写起来还是有一定的难度,往往令很多人望而生畏。 下面我 们介绍一个比较通用而且简洁的Makefile,大家只要对它稍作修改就可以用在你们自己的工程里了。 现在假设我们有一个工程叫my_project,工程源码目录下面有app1.c,app2.c,app3.c以及main.c这五个源文件。我们现在需要编译出app1.o,app2.o,app3.o以及main.o, 然后再把这些.o文件链接成为一个ELF格式的可执行程序叫做my_app。我们先看一个最简单的Makefile如何编写: my_app : main.o, app1.o, app2.o, app3.o, app4.o 这是一个傻瓜式的Makefile,不灵活,而且不具备可复制性,想象一个如果我们的工程下面有50个源文件,那岂不是要一个一个写出来。 我们的目标是写一个Makefile,只要稍作修改就可以在各个工程之间通用。 下面这个Makefile就可以满足这个要求: SRCS = $(wildcard *.c) my_app : $(OBJS) %.o : %.c 大家看这个Makefile和前一个比起来是不是简洁很多,当然理解起来不如上一个那么直观。 实际上编写 Makefile就是为了提高我们的工作效率,而不是增加我们的工作量。 因此Makefile为我们提供了很多强大的功能,比如定义变量,使用通配符等 等。只要合理利用,就可以达到事半功倍的效果。 下面我们一条一条分析这个Makefile: SRCS = $(wildcard *.c) 这个Makefile就具备灵活的通用性,我们只要对它稍作修改就可以用在自己的工程里面。当然Makefile还有很多强大的功能,需要我们进一步学习。 |