摘要：
今天开始看特权大大的《实战演练之时序收敛》，看到set_max_delay时跟着做了一下，设置了最大延时为3ns,然后report timing突然自动飘红了，很意外，于是看了看瓢红的路径的waveform，意外的发现set_max_delay中设置的值成了latch edge time,由于E文不好google了半天也没找到原因，于是再次祭法宝(从TimeQuest方向进行猜测)。由于report timing飘红让我这种初学者心里有压力，于是先将set_max_delay设置为5ns,然后果然不飘红了。开始找原因吧，先去data require path看看,果然latch edge ti 阅读全文
摘要：
最近在学SDRAM，听说SDRAM涉及到静态时序分析，那还说什么呢学吧。在看到create_clock与create_generated_clock时我彻底疑惑了， 即然有了create_clock何必还要create_generated_clock呢，google一翻后得到一个结论，create_generated_clock是用于衍生时钟，TimeQuest作STA分析时会自动计算source clock 到generated_clock之间的skew.我又不明白了即然TimeQuest可以计算时钟偏斜，那直接对source clock进行create_clock不就行了，TimeQues 阅读全文