当前标签：System Verilog

[转]System Verilog的概念以及与verilog的对比

远航路上ing 2018-02-21 09:25 阅读:4602 评论:0 推荐:0 编辑

公告

昵称：远航路上ing
园龄： 9年11个月
粉丝： 75
关注： 6

<

2025年3月

>

日

一

二

三

四

五

六

23

24

25

26

27

28

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

18

19

20

21

22

23

24

25

26

27

28

29

30

31

1

2

3

4

5

随笔分类

随笔档案

阅读排行榜

评论排行榜

推荐排行榜

最新评论

1. Re:在MAX10上使用DDR3 IP的一个关于DQS/DQSn pin的错误解决办法
秒啊，秒啊，哪里有问题注释掉哪里，那么请问DDR2怎么工作呀？
--Liqt6519
2. Re:SPI的通信试验 --verilog (从机-全双工)
@加油加油鸭测试的吧...
--chang小白
3. Re:Lattice 的 Framebuffer IP核使用调试笔记之建立工程与仿真
@bcfanny 我也是遇到这个问题了，仿真read cmd是可以拉高的。上板子调试就不行了。你后来解决了吗？...
--3539591
4. Re:Quartus 软件的使用之PLL的使用
设置相位偏移的时候，比如是相位偏移30，直接输入30就可以吗
--Free-Loop-
5. Re:SPI通信实验---verilog(FPGA作为从机，使用可读可写)
博主，我想问一下，如果我想接收多个字节的数据并保存起来，应该怎么办啊？
--你没你想的那么重要