2017年9月16日
Intel FPGA DDR3 IP 核使用之简单控制程序
该文被密码保护。 阅读全文
posted @ 2017-09-16 12:27 远航路上ing 阅读(4) 评论(0) 推荐(0) 编辑
在MAX10上使用DDR3 IP的一个关于DQS/DQSn pin的错误解决办法
摘要： MAX10 是Intel FPGA的CPLD中的一个特殊的芯片，因为它内部有CPLD的Flash结构，也有FPGA的Ram结构。具体的可以参考MAX10 Handbook文档。 Max10 在外部存储器方面不但支持DDR2，还支持DDR3和LPDDR2。 不过需要注意的是并不是所有的芯片都支持DDR 阅读全文
posted @ 2017-09-16 12:17 远航路上ing 阅读(1002) 评论(0) 推荐(0) 编辑