摘要: 在Quartus中做设计,如果使用了差分信号的,如DDR的IP中的mem_ck与mem_ck_n,mem_dqs与mem_dqs_n,将其引入输出端口时,对其命名有一定的规则,否则就会出现错误。 如下所示,例化是错误的。 这样例化之后在编译之后,在pin planner会出现下面的管脚: 可以看出, 阅读全文
posted @ 2017-05-27 12:04 远航路上ing 阅读(1813) 评论(1) 推荐(0) 编辑