04 2015 档案

让你的软件飞起来-----算法优化
摘要：摘自网络： 今天无意中看到一片文章《让你的软件飞起来》看后大是惊讶，也很有感触： 封面： 内容： 代码的运算速度取决于以下几个方面 1、 算法本身的复杂度，比如MPEG比JPEG复杂，JPEG比BMP图片的编码复杂。 2、 CPU自身的速度和设计架构 3、... 阅读全文
posted @ 2015-04-24 11:26 远航路上ing 阅读(1797) 评论(0) 推荐(0) 编辑
RGB888->RGB565->RGB888
摘要：转自CB的博客：http://blog.chinaaet.com/detail/28298在我们的计算机中，图像是以RGB888显示的，24位图每个像素保存了32bit的数据，即RGB888+Alpha，Alpha就是半透明……但是对于真彩的图像而言，肉眼在16bit的时候已经难以分辨了，因此，有些... 阅读全文
posted @ 2015-04-23 14:56 远航路上ing 阅读(2040) 评论(0) 推荐(0) 编辑
Primace 5.0软件与KEIL单片机软件联合在线仿真步骤
摘要：Primace 软件是CME（京微雅格）公司的FPGA芯片开发专用软件。因为CME的FPGA，如M5、M7等内嵌有8051核，所以可以和MCU联合在线仿真，虽然FPGA内的程序不可控，不能一步一步的仿真，但是因为MCU程序可控，可以一步一步的运行，所以可以利用此特性，用MCU给FPGA发送命令... 阅读全文
posted @ 2015-04-18 13:43 远航路上ing 阅读(1140) 评论(0) 推荐(0) 编辑
[转]有限状态机
摘要：本文转自：http://www.cnblogs.com/kongtiao/archive/2011/09/25/2190226.html数字系统有两大类有限状态机（Finite State Machine，FSM）：Moore状态机和Mealy状态机。Moore状态机 其最大特点是输出只由当前状态... 阅读全文
posted @ 2015-04-17 10:33 远航路上ing 阅读(456) 评论(0) 推荐(0) 编辑
异步复位，同步释放
摘要：在系统复位时，如果clk的上升沿与rst_n的下降沿同时到达，系统会先响应复位信号。但是clk上升沿与rst_n 上升沿同时到达使，就可能会出现短暂的竞争冒险问题。解决方法：1、 异步复位设计：优点：节省资源，设计简单，方便FPGA识别复位信号。 缺点：在复位释放时容易... 阅读全文
posted @ 2015-04-17 09:10 远航路上ing 编辑
SPI通信---verilog(全双工)
摘要：做一个全双工的通信方式，可以一边发送一边接收，速度会快，但是感觉实用性不大。根据具体的情况再做修改吧。 读取结果没有引出，输入地址也没有引出，在程序中固化了。 程序： /********************************Copyright*****************... 阅读全文
posted @ 2015-04-16 14:08 远航路上ing 编辑
SPI试验---verilog(实用单通模式)
摘要：SPI通信的读写操作一、 SPI简介： SPI的通信原理很简单，它以主从方式工作，这种模式通常有一个主设备和一个或多个从设备，需要至少4根线，事实上3根也可以（单向传输时）。也是所有基于SPI的设备共有的，它们是SDI（数据输入）、SDO（数据输出）、SCLK（时钟）、CS（片选）。（1）SDO –... 阅读全文
posted @ 2015-04-16 09:50 远航路上ing 阅读(3608) 评论(0) 推荐(0) 编辑
SPI通信实验---verilog(FPGA作为从机，使用可读可写)
摘要：本实验讲究实用性，故设计思想为：主机先向从机发送地址，若是向从机写入数据，则向从机发送数据，若是读取从机数据，则向从机发送时钟，然后在时钟下降沿读取数据即可。cs信号上升沿作为SPI通信的结束信号。rom程序只是做测试使用。每次发送16个时钟信号，前八个是地址和命令，后八个是数据。其中：前8个时钟... 阅读全文
posted @ 2015-04-15 21:11 远航路上ing 阅读(14777) 评论(13) 推荐(2) 编辑
SPI的通信试验 --verilog (从机-全双工)
摘要：SPI的 有关知识参考FPGA作为主机的通信实验。 本实验中FPGA作为从机通过SPI与MCU等通信的试验，可以在时钟上升沿接收数据并且在时钟下降沿发送数据，模仿全双工模式。接收的数据作为地址，通过读取ROM中地址的数据然后发送出去。注意 发送完成以及接收完成之后的数据处理的关系。 程序： ... 阅读全文
posted @ 2015-04-15 14:02 远航路上ing 阅读(7042) 评论(2) 推荐(0) 编辑
格雷码与二进制码互相转换
摘要：参考百科：http://baike.baidu.com/link?url=mr53i-76Ue3cGMnqWwG_lam8Zfwbfhdk8JnHEHhEU0nfzpIZ8l583KdcTIahIQIoSTYtL02DpWnt4goCByUQ9a 在一组数的编码中，若任意两个相邻的代码只有一... 阅读全文
posted @ 2015-04-14 08:24 远航路上ing 阅读(8829) 评论(0) 推荐(0) 编辑
数码管的封装实验 --- verilog
摘要：数码管的封装实验。显示使能信号置高才可以显示。对于小数点不用，故不显示。数码管分为共阴数码管和共阳数码管，数码管不同，编码不同，下面是两种数码管显示0-F以及消隐的不同编码： 共阴数码管(高有效)：parameter seg_H_0 = 8'h3f, seg_H_1 = 8'h06, seg_H... 阅读全文
posted @ 2015-04-13 10:57 远航路上ing 阅读(980) 评论(0) 推荐(0) 编辑
取时钟线的下降沿时的数据错位问题解决
摘要：在项目中，涉及到不同时钟域通信的时候，往往要在时钟边沿时刻取数据线的值，但是如果数据线上的数据持续时间比较短，取时钟沿之后将无法捕捉到数据线上的数据，此时读取的数据都是错误的数据。此时可以把数据线上的数据也相应的延迟几个时钟周期，则就可以读到正确的数据。例：读不到正确的数据的例程： 程序： mo... 阅读全文
posted @ 2015-04-11 09:51 远航路上ing 阅读(465) 评论(0) 推荐(0) 编辑
【转】Quartus II调用modelsim无缝仿真
摘要：Quartus II调用modelsim无缝仿真★emouse 思·睿博客文章★ 原创文章转载请注明：http://emouse.cnblogs.com本篇文章为转载，写的不错，最近在学modelsim仿真，网上的教程很乱，把自己认为不错的整理贴出来，后面有机会会写个详细点的。Quartus中调用m... 阅读全文
posted @ 2015-04-09 17:43 远航路上ing 阅读(278) 评论(0) 推荐(0) 编辑
Quartus signal tapii 的使用
摘要：此功能原来已经试验过，没有笔记。这次复习巩固下。使用PLL 的程序。1、新建signaltap ii 文件注意以下几个地方，会用到添加采样时钟、添加采样信号：完成之后，编译下载运行两个标签注意：注意：采样过程中保持FPGA 与电脑的连接，FPGA不断电 阅读全文
posted @ 2015-04-09 15:23 远航路上ing 阅读(682) 评论(0) 推荐(0) 编辑
Quartus 软件的使用之PLL的使用
摘要：练习使用Altera FPGA 内的 PLL IP核：思路：将clk_50M倍频到clk_100M，然后观察100M时钟。1、生成PLL的核例化文件，然后调用。点击NEXT之后，等一会会跳出如下界面：单击Finish 就完成了设置。添加文件到该工程。有对话框就点Yes. 完成之后，可以看到下图：然后... 阅读全文
posted @ 2015-04-09 15:09 远航路上ing 阅读(6503) 评论(1) 推荐(1) 编辑
矩阵按键的试验---verilog
摘要：矩阵键盘的试验,采用三段式状态机处理方法。难点在于检测状态机中：按键消抖以后逐列检测。电路图：代码/********************************Copyright************************************** ... 阅读全文
posted @ 2015-04-03 17:15 远航路上ing 阅读(1191) 评论(0) 推荐(0) 编辑
FPGA 开发笔记 点滴
摘要：1、添加包含的文件或参数文件（define.v）的方式：如果文件在工程目录下的一个文件夹下，则可用 `include "../文件夹名/define.v"， 文件和工程载同一目录下，则 可用`include "define.v" 或者在开发软件中指定参数的路径，则可以用`include "defin 阅读全文
posted @ 2015-04-02 14:57 远航路上ing 阅读(680) 评论(0) 推荐(0) 编辑

点击右上角即可分享
微信分享提示