随笔分类 -  MAX10 CPLD_FPGA

Altera MAX10
在JTAGE管脚复用实验中遇到的错误收集以及解决办法(MAX10 JTAG复用之后无法检测到JTAG 的解决方法)
摘要：一、JTAG pins 复用功能 和signal Tap II 都使用的时候发生的错误。 在JTAG没有复用的情况下完成编译下载，程序功能没有问题，使用SignalTap II抓取信号也没有问题。然后打开JTAG复用功能。 然后绑定再编译，那么问题开始了。 遇到第一个问题：在Fitter的时候出现错 阅读全文
posted @ 2019-07-19 14:24 远航路上ing 阅读(1583) 评论(0) 推荐(0) 编辑
在MAX10上使用DDR3 IP的一个关于DQS/DQSn pin的错误解决办法
摘要：MAX10 是Intel FPGA的CPLD中的一个特殊的芯片，因为它内部有CPLD的Flash结构，也有FPGA的Ram结构。具体的可以参考MAX10 Handbook文档。 Max10 在外部存储器方面不但支持DDR2，还支持DDR3和LPDDR2。 不过需要注意的是并不是所有的芯片都支持DDR 阅读全文
posted @ 2017-09-16 12:17 远航路上ing 阅读(1039) 评论(1) 推荐(0) 编辑
MAX10 ADC的一些基知识
摘要：MAX10 ADC 的一些知识 1、 MAX 10 内部集成的12bit SAR ADC的特点为： a、 采样速率高达1Mhz. b、 模拟通道多达18个，单个ADC多达17个，双ADC器件中有16个双功能ADC通道，2个专用的ADC。 c、 提供单端测量功能。 d、 双ADC器件的专用模拟输入管脚 阅读全文
posted @ 2017-04-15 22:02 远航路上ing 阅读(1919) 评论(0) 推荐(1) 编辑

点击右上角即可分享
微信分享提示