随笔分类 - 应用技巧
摘要：
阅读全文
摘要：在使用FIFO_DC的时候，我们知道这个FIFO的一个功能是可以输入输出的数据宽度不一样，比如： 输入数据为128bit,输出数据为16bit，FIFO内部可以实现这样的转换，但是输出的时候是先送出一个数据的高16位呢还是数据的低16bit呢？？ 最好的验证方法就是实验： 1、建立工程，例化fifo
阅读全文
摘要：在一个设计遇到了一个这样的问题： 假设 S = 40， B = 220， D = 1280， 那么想在一个计数器计数到 S+B 之前 Y = 0; 在S+B 到 S+B+（D的一半）的之间 Y = 1， 在 S+B+（D的一半）到 S+B+D 之间 Y = 2; 再之后就是Y = 0; 于是这样写道
阅读全文
摘要：如果在一个设计中要对不同的视频信号进行处理，那么就要先知道这个视频信号是什么样的视频信号，如何能够快递的准确的判断出这个视频信号的的分辨率和帧率呢？？？以下是我个人的一点点想法，未必是最佳最快速的，如有不到之处，还请同学（行）们指导。 在一个视频的输入像素时钟PCLK、行信号H、场信号V、数据有效信
阅读全文
摘要：ISD1700系列语音芯片的基础指示：
阅读全文
摘要：本文是学习魏家明老师的《Verilog 编程艺术》之后所记录的关于表达式的位长对结果的影响的笔记。 在程序中往往必不可免的需要用到简单的计算，简单的如+ - ，复杂的有**（幂运算）。 那么有时运算的结果却和理论不符，这是什么原因呢？？？很可能就是位长的原因。 且看以下几个例子： 1、中间结...
阅读全文
摘要：参考：http://www.cnblogs.com/poiu-elab/archive/2012/11/02/2751323.html 与 verilog数字系统设计基础 一般来说，使用最多的是CASE语句，casez和casex基本上很少使用，不过因为它们的功能强大，不能不学会它的使用。 一般性...
阅读全文
摘要：有一个灰常郁闷的问题。。。module CLK_Generater( input CLOCK_100, input RST_n, input Key, output reg [3:0] CLK_DivChoose, );reg [19:0] count; //Delay_10msreg CLK_10...
阅读全文
摘要：1、晶体三极管的作用主要是电流放大，他是电子电路的核心元件，现在的大规模集成电路的基本组成部分也就是晶体三极 管。2、三极管有一个重要参数就是电流放大系数β。当三极管的基极上加一个微小的电流时，在集电极上可以得到一个是注入电流β倍的电流，即集电极电 流3、三极管的封装： 对于to-92（插）封装，通...
阅读全文
摘要：这里将对常用的预处理命令进行学习。一、宏定义 ·defined格式：`defined 宏名 数值 或者 `define 宏名 注意：后面没有‘;‘,和单片机不一样；二、文件包含处理 ·includeinclude 的格式在不同的编译器里是不一样的：在quartus 中为：·includ...
阅读全文
摘要：摘自网络： 今天无意中看到一片文章《让你的软件飞起来》看后大是惊讶，也很有感触： 封面： 内容： 代码的运算速度取决于以下几个方面 1、 算法本身的复杂度，比如MPEG比JPEG复杂，JPEG比BMP图片的编码复杂。 2、 CPU自身的速度和设计架构 3、...
阅读全文
摘要：在系统复位时，如果clk的上升沿与rst_n的下降沿同时到达，系统会先响应复位信号。但是clk上升沿与rst_n 上升沿同时到达使，就可能会出现短暂的竞争冒险问题。解决方法：1、 异步复位设计：优点：节省资源，设计简单，方便FPGA识别复位信号。 缺点：在复位释放时容易...
阅读全文
摘要：NotePad ++ 不仅安装包小而且功能强大，可以支持很多语言。这里简单阐述下两个功能：一、在代码前添加行数： 1、用NotePad ++打开一个文件，一般NotePad ++会自动识别这是什么语言的文件，关键字一般都会有特殊颜色标志。如果不能分辨出语言，也可以自动动手设置。如下图：2、鼠标 ...
阅读全文
