摘要: /*4位全加器全加器需要有输入输出,需要有下级向上进位的输入,需要有向上一位进位的输出。大家看一下,这个模块已经包含全部的输入输出信息。大家都知道,N位加法器得出来的出来的和最多是N+1位因此可以清晰从下面代码中看到相关信息。然后assign用的是阻塞赋值。相加即满足相关的需求。*/module a... 阅读全文
posted @ 2015-01-07 20:10 ffpp 阅读(1358) 评论(0) 推荐(0) 编辑
摘要: 1 同步复位异步复位指复位不受时钟控制,但其他操作仍然与clk有关;同步复位指复位信号和时钟同步。2 四位计数器的电路运行流程图 1)计数器verilog代码`timescale 1ns/1nsmodule count4(out,reset,clk); input reset,clk; ou... 阅读全文
posted @ 2015-01-07 18:52 ffpp 阅读(618) 评论(0) 推荐(0) 编辑