FPGA基础笔记1——FPGA板载资源

主要参考：B站：FPGA奇哥
链接

目录

• • • IOB
    • IDELAY
    • SERDES
    • PLL
    • MMCM
    • CLB
    • SLICE
    • RAM
    • DSP
    • XADC
    • Xilinx常见问题

IOB

处于芯片边缘，控制IO口，IO口的管理单元，如差分输入、差分输出等。

IDELAY

也属于IOB的范畴，控制IO口输入延时，主要用于高速通讯，用以调整时序。

SERDES

高速通信中最重要的接口，串行器和解串器，如并行发1010，需要四根线，通过SERDES之后，可以并行转串行。

PLL

锁相环，调整时钟、调频、调相、倍频。

MMCM

功能类似于PLL，但是调节范围比PLL大，可以做外部晶振的以及去抖。

CLB

CLB是可配置的逻辑块，一个CLB包含两个SLICE（上图为1个CLB），SLICE有两种，分别以L和M结尾。

SLICE

一个SLICE里按顺序有LUT，多路选择器，快速进位链、FF（触发器）

FPGA中各种“门”都是不存在的，都是通过LUT（查找表）实现的

RAM

有36k和18k的RAM，前者由两个后者组成。

DSP

主要进行加减乘除、乘累加等计算。

XADC

ADC集成块

Xilinx常见问题

1. Xilinx的复位机制
   官方推荐：高电平同步复位，尽量都是局部复位，不要由全局复位。
   异步复位对BRAM和DSP资源影响大，导致BRAM和DSP跑不快。
2. 原语，lauguage templates，相当于库？直接调用效率高。
3. 时钟MMCM（调频）+PLL（调相），可以把PLL的锁相信号作为局部复位。