2018年8月20日

基于FPGA的DDS设计（二）

摘要： 在DDS设计中，如果相位累加器每个时钟周期累加1，就会输出频率为195.313KHz的波形。如果每个时钟周期累加2，就会输出频率为2*195.313KHz的波形·······，如果每两个时钟周期累加1，就会输出195.313/2KHz的波形······，如果按照这样来设计话，不太方便并且输出波形的频 阅读全文

posted @ 2018-08-20 16:11 郝旭帅电子设计团队 阅读(4152) 评论(0) 推荐(1) 编辑

基于FPGA的DDS设计（一）

摘要： 最近在学习基于FPGA的DDS设计，借此机会把学习过程记录下来，当作自己的学习笔记也希望能够帮助到学习DDS的小伙伴。 DDS（Direct Digital Synthesizer）直接数字合成器，这是直译过来的名字。设计人员一般把它叫做信号发生器，用它来产生一些数字意义上的波形。它的意义还是挺大的 阅读全文

posted @ 2018-08-20 11:52 郝旭帅电子设计团队 阅读(14600) 评论(0) 推荐(5) 编辑

导航