摘要：
本文摘抄夏老师的书———————— 在verilog模块中所有过程（eg：initial块、always块）、连续赋值语句、实例引用都是并行的。 它们表示的是一种通过变量名的相互连接的关系。（这点很重要，verilog最终对应的是实实在在的物理电路） 在同一个模块中各个过程块、各条连续赋值语句和各条 阅读全文
摘要：
来源：http://hi.baidu.com/zhy_myspace/item/1b6cb6da325f1746fb576886#713670-hi-1-75343-277149e2cc2b44951219652dde905e40 阅读全文
摘要：
且看一段代码： always @(posedge clk) begin if(count<=5*T10MS) count<=count+1'b1; else begin count<=0; sel<={sel[4:0],sel[5]}; flag<=flag+1'b1; if(flag>=4'b10 阅读全文
摘要：
同步复位与异步复位——异步复位同步释放 [转自]anghtctc的博客——天蓝色的彼岸 一、同步复位与异步复位特点： 同步复位就是指复位信号只有在时钟上升沿到来时，才能有效。否则，无法完成对系统的复位工作。 异步复位是指无论时钟沿是否到来，只要复位信号有效，就对系统进行复位。 二、异步复位和同步复位 阅读全文
摘要：
如何利用TCL文件给FPGA分配引脚 利用TCL文件来配置FPGA引脚十分方便，不仅可以配置引脚，还可以修改器件，配置示使用引脚为三态，时序约束等等，因此一般情况下我们都选择利用该法法来对FPGA的引脚进行配置，具体步骤如下： (1) 建立一个TCL文件，其实很简单，点击New选项，选项卡中选择Tc 阅读全文
摘要：
转21ic的一篇文章，觉得不错，与大家分享一下 http://blog.21ic.com/user1/5759/archives/2010/71313.html#48245 1,在电路中没有任何功能，只是在PCB上为了调试方便或兼容设计等原因。 2,可以做跳线用，如果某段线路不用，直接不贴该电阻即可 阅读全文
摘要：
名词解释 独热码，在英文文献中称做 one-hot code, 直观来说就是有多少个状态就有多少比特，而且只有一个比特为1，其他全为0的一种码制。通常，在通信网络协议栈中，使用八位或者十六位状态的独热码，且系统占用其中一个状态码，余下的可以供用户使用。举例 例如，有6个状态的独热码状态编码为：000 阅读全文
摘要：
本书全面论述了信号完整性问题。主要讲述了信号完整性和物理设计概论，带宽、电感和特性阻抗的实质含义，电阻、电容、电感和阻抗的相关分析，解决信号完整性问题的四个实用技术手段，物理互连设计对信号完整性的影响，数学推导背后隐藏的解决方案，以及改进信号完整性推荐的设计准则等。该书与其他大多数同类书籍相比更强调 阅读全文