数字电路与逻辑设计学习笔记【进制转换】

0.1近代开关理论：Relay-contact Network Theory: 继电-触点网络理论。

0.2,脉冲信号与数字信号，

模拟量-》模拟信号：正弦信号、脉冲信号-》脉冲电路
数字量-》数字信号-》数字电路

二进制信号，脉冲型数字信号或归0型数字信号，电平型数字信号或不归0型数字信号

0.3,数制与数制转换

①二进制--》十进制

②十进制-》二进制【包括任意进制方法一样】

③二进制《----》八（十六）进制

④（任意）R进制《--------》（任意）S进制

1.1,逻辑函数

1.1.1三种运算符混合运算时，按【非---》与-----》或】的顺序计算

1.1.2逻辑函数相等

1.1.3逻辑函数的基本运算规则

带入规则：
反演规则（反函数/补函数）。反函数与原函数的值相反（反函数实际上就是原函数的非运算）。
对偶规则(只有变量保持不变，常量和运算符都变[非运算符不变,非算到变量中])

　　　如果两个逻辑函数F和G相等，则它们的对偶式F'与G'也必然相等，反之亦然。这就时对偶规则。

添加项规则：

由例题得出的结论：AB + 非AC = AB + 非AC + BC 说明：AB+非AC 肯定包含了BC，当然更包含了BCDE.

1.2, 逻辑函数的标准型

1.2.1,逻辑函数的两种标准形式

最小项标准与或式
最大项标准或与式
最小项性质

最大项性质

最大项与最小项的关系：根据摩根定律，mi 与Mi是互补的。

1.2.2,将逻辑函数变为标准形

A-B = A-AB = A!B [+号是并的符号，不能和-号合并]

【奇偶校验码】http://blog.163.com/ma_youzhong/blog/static/42459154200821785759423/

【模2除】

【半加器和全加器】

加法器是产生数的和的装置。加数和被加数为输入，和数与进位为输出的装置为半加器。若加数、被加数与低位的进位数为输入，而和数与进位为输出则为全加器。
半加器：半加器的电路图半加器有两个二进制的输入，其将输入的值相加，并输出结果到和（Sum）和进制（Carry）。半加器虽能产生进制值，但半加器本身并不能处理进制值。
　　全加器：全加器三个二进制的输入，其中一个是进制值的输入，所以全加器可以处理进制值。全加器可以用两个半加器组合而成。
【时钟频率】
https://www.zhihu.com/question/29685396
【串行与并行接口】
http://blog.csdn.net/a954423389/article/details/6963668
【组合逻辑电路，触发器，时序电路关系与区别】

通俗的来讲触发器也是由“逻辑门”和导线组成的，其实触发器完完全全可以看成是一个组合逻辑电路，只不过逻辑电路的输入信号变成了激励，
比如说J-K触发器的JK端。当JK出现不同组合的时候这个逻辑电路就会输出不同的逻辑值，只要JK激励不再发生变化那么这个逻辑电路的输出
也是不会变的，而这个输出便是课本中所说的“存储的信息”。

要想知道为什么触发器可以组成时序电路，还得从时序电路的定义说起，时序电路和组合电路唯一的区别就是时序电路的输出函数不仅与输入有关，
而且与前一“状态”也是有关的【换种方式表述：时序逻辑电路某一时刻的输出，不仅取决于该时刻的输入，还依赖于过去的输入】，这个“状态”可
以说就是触发器所存储的信息，这么说你可能听的不是很明白，我来给你举个例子吧，比如说最简单的
组合逻辑电路实现“F=X1+X2”这个功能，我们只需要一个“或门”，只要当X1X2=00时，F一定等于0，而时序电路是什么呢?计数器便是时序电路的
最好的一个例子，拿模5计数器来说明，假设输入信号为x，每当x=1时计数器便记一个数，当x=0时计数器不工作，这样很容易的就可以看出外部输入
对计数器是有影响的，但是只有外部输入还不足以完成计数的功能，假如前面已经记了3个数，现在x又等于了1，那么很显然要变化到4个数的状态，
但是如果你不知道前面记了几个数的话那么下一个状态你就不知道要变成几，因此我们说时序电路与前一个“状态”也是有关的，而触发器便是一种记录
这个“状态”的器件，因此我们说触发器可以组成时序逻辑电路。