摘要:
老是搞错,干脆记录下来:分频计数值= 晶振 / 需要的频率 / 2;如需要 1Mhz. 48Mhz的晶振. 则:48_000_000 / 1_000_000 / 2 = 24
阅读全文
posted @ 2013-07-21 10:08
casio1374633
阅读(330)
推荐(0)
编辑
摘要:
http://www.cnblogs.com/xiaowant/articles/1992923.html删除列1.光标定位到要操作的地方。2.CTRL+v 进入“可视 块”模式,选取这一列操作多少行。3.d 删除。插入列插入操作的话知识稍有区别。例如我们在每一行前都插入"() ":1.光标定位到要操作的地方。2.CTRL+v 进入“可视 块”模式,选取这一列操作多少行。3.SHIFT+i(I) 输入要插入的内容。4.ESC 按两次,会在每行的选定的区域出现插入的内容。
阅读全文
posted @ 2013-07-18 22:31
casio1374633
阅读(200)
推荐(0)
编辑
摘要:
"解决中文乱码set encoding=utf-8set fileencoding=chinesesource $VIMRUNTIME/delmenu.vimsource $VIMRUNTIME/menu.vimlanguage messages zh_CN.utf-8"这一个是如果设置的字体不好看或者太小,可以用guifont更改set guifont=Courier_New:h16
阅读全文
posted @ 2013-07-07 10:50
casio1374633
阅读(288)
推荐(0)
编辑
摘要:
打开过的文档被记录,很不方便,特别是在公用电脑上,那么如何才能不留痕迹呢?方法如下:单击开始→运行→输入gpedit.msc,进入“计算机组策略→用户配置→管理模板→任务栏和开始菜单”,然后在右侧找到“不要保留最近打开的文档记录”,选择配置为“已启用”,经过这样的设置,系统将不记录曾经打开过的文档了。
阅读全文
posted @ 2013-05-24 18:38
casio1374633
阅读(302)
推荐(0)
编辑
摘要:
针对按键消抖模块有多种方式. //=========================================================================== 黑金教程中的按键消抖方式. 其中核心的去抖方法是使用边沿检测,这一点和特权同学的方式是一样的.不同的是,边沿检测和100us延时是同时执行的.在100us以后直接判断当次的边沿是上升沿还是下降沿.这种方法有一定的冒...
阅读全文
posted @ 2013-05-13 21:02
casio1374633
阅读(731)
推荐(1)
编辑
摘要:
下面给出三种分频实验的代码,并给出RTL综合图和资源消耗量,并给出我个人的分析。 //=========================================================================== div0是从VHDL的书本例子改写的。 --示波器实测 1.00001KHz. 代码见 //===================================...
阅读全文
posted @ 2013-05-13 19:15
casio1374633
阅读(359)
推荐(0)
编辑
摘要:
本例是进行四位带异步清零和同步置位的计数器的设计。其中参考了很多不同的开发板设计。下面使用Quartus9.0对他们进行逐一编译,然后观察代码和RTL的对比,从中可以发现其相同和不同点处,并进行代码风格的优劣判断和学习。1> 首先来看一种普通的计数器写法,写法比较通用,不论是开发板(青创,特权等同学)还是书本(各大教材)都会使用这种方式写。module cnt4_1( //Input Ports input iclk, input irst_n, input ienable, //Output Ports output reg [3:0] ocount);//=...
阅读全文
posted @ 2013-05-13 18:30
casio1374633
阅读(422)
推荐(0)
编辑
摘要:
最近买了青创电子的开发板,上面有一些例程,自己又拷贝过红星开发板的例程,再加上网上特权同学,crazybingo同学的Verilog例子,还有各种推荐的经典书目的例子。可以说种类繁多了。 有时候实现同样一个功能,各个例子的写法都有不同,于是乎就在意起来,一个是为了培养一个属于自己的codestyle。一个是学习他们的代码,分析,他们为什么要这么写。并且每个例子都进行综合看RTL图,有些代码会综合出相同的RTL。有些则不是。而且对比资源使用量,也能进行一些比较。后续的博文中就会干这么一件事了。呵呵。。。--努力地学习。。。
阅读全文
posted @ 2013-05-13 18:22
casio1374633
阅读(140)
推荐(0)
编辑
摘要:
博客网每天允许的发帖量只有51篇,这三天每天都是一篇一篇的搬家,包括图片都是从新下载了再上传.以免丢失.从以前的百度空间挑出有用的东西也就150篇.一边搬家一边重新回顾自己曾经发的心得体会,自己又别有一番感受.看来自己仍需要努力.很多东西都还不是原创的.很多以前的誓言现在还没有兑现,所以要精进,要努力.要不断的学习.以后的博客日子就从这里开始了.希望自己能不断的进步.工作的方向使得我选择放弃linux的前进,但是又同时打开了另一扇门-->FPGA.希望能走的很稳,很扎实.
阅读全文
posted @ 2013-04-29 21:34
casio1374633
阅读(199)
推荐(0)
编辑
摘要:
正在看verilog的书,这个方面的好书实在太少了。学习过程中也有一些疑问待以后解决:<BOOK>ISBN:97871210046811>第三章:verilog二维以上数组如何索引赋值。在书中,对于二维(甚至多维)数组的定义很是奇怪,索引高低随意,所以对于将来如何赋值不是很理解:例如:integer matrix [4:0] [0:255]; // <---一个是按照降序,一个是按照升序将来对于定位数组位置应该怎么索引?2>待续添加......
阅读全文
posted @ 2013-04-29 21:28
casio1374633
阅读(206)
推荐(0)
编辑