摘要：
ACDSee 3.1安装后，会有个插件，这个插件会使得失去点右键设为桌面背景这个功能。解决这个方法很简单：点击WINDOWS ，再运行，输入 regsvr32.exe shimgvw.dll 运行即可 阅读全文
摘要：
面对着设计复杂性的日益增加、IC容量的扩大、成本的上升、风险的提高、工程产量的停滞甚至衰退，以及推向市场的速度的减慢，我们整个行业把希望寄托在高级的设计、验证和调试语言上。这些语言是建立在过去的经验和教训上的，并结合了最近的成果，开启了一扇通往创新设计、验证和调试的门。
SystemVerilog就是这样的一种语言，它基于Verilog-2001而建造，吸收了只有在测试台语言，例如Vear 和 Temporal e中才有的上一代测试技术，并具备了来自当今OVA和PSL的断言响应监控能力，从而实现了技术上的飞跃。PSL本身主要来自Sugar，但是也结合了来自ForSpec，Temporal e以及CBV的开发者的众多构思。 阅读全文
摘要：
针对OFDM系统频域中的整数倍频率偏移、小数倍频率偏移、采样钟频率偏移和定时偏移等问题，本文提出了相应的解决方案，并采用FPGA对各方法进行硬件电路实现。这些硬件实现方法巧妙，估计精确，能节省大量硬件资源。通过实际的电路时序波形仿真验证，证明了这些方法的实用性。 阅读全文
摘要：
采用Verilog HDL语言, 在FPGA上实现了32位单精度浮点乘法器的设计, 通过采用改进型Booth编码，和Wallace 树结构, 提高了乘法器的速度。本文使用Altera Quartus II 4.1仿真软件, 采用的器件是EPF10K100EQ 240 -1, 对乘法器进行了波形仿真, 并采用0.5CMOS工艺进行逻辑综合。 阅读全文