摘要：
面对着设计复杂性的日益增加、IC容量的扩大、成本的上升、风险的提高、工程产量的停滞甚至衰退，以及推向市场的速度的减慢，我们整个行业把希望寄托在高级的设计、验证和调试语言上。这些语言是建立在过去的经验和教训上的，并结合了最近的成果，开启了一扇通往创新设计、验证和调试的门。
SystemVerilog就是这样的一种语言，它基于Verilog-2001而建造，吸收了只有在测试台语言，例如Vear 和 Temporal e中才有的上一代测试技术，并具备了来自当今OVA和PSL的断言响应监控能力，从而实现了技术上的飞跃。PSL本身主要来自Sugar，但是也结合了来自ForSpec，Temporal e以及CBV的开发者的众多构思。 阅读全文
