摘要：
AXI自定义IP之UART调试 1、实验原理 前面的自定义IP中已经将AXI总线的大部分接口设置都一一验证了。基本掌握了关键接受寄存器slv_reg和发送寄存器data_reg_out,可以基本实现简单的PL和PS的联合设计。但是，限于开发板的测试手段有限，只有一个按键和四个LED灯，限制了对复杂设 阅读全文
posted @ 2020-07-10 22:17 绿叶落秋风 阅读(1062) 评论(0) 推荐(0) 编辑
摘要：
proteus的五状态显示控制器 1、实验原理 使用的核心器件还是4028，BCD译码器。将输入的四个信号接入输入端，输出信号选取0、1、2、4、8这五个输出状态驱动led显示。发光LED需要加入保护电阻。 2、实验操作 电路结构还是比较简单的。注意这里的LED的连接方式。不使用4028的输出引脚直 阅读全文
posted @ 2020-07-09 10:40 绿叶落秋风 阅读(447) 评论(0) 推荐(0) 编辑
摘要：
AXI4的PL与PS联合设计 1、实验原理 在前面的学习中，解决了如何利用一个缓冲寄存器控制另外一个寄存器的输入输出配置。接下来就是如何将PL设计直接导入到PS中实现资源互换。PS是可以通过AXI4总线访问从机的缓存寄存器，从机是可以直接调用PL设计的。只需要从机的IP的编辑界面正常的调用对应的mo 阅读全文
posted @ 2020-07-08 23:10 绿叶落秋风 阅读(651) 评论(0) 推荐(0) 编辑
摘要：
AXI4的IP的输入配置 1、实验原理 前面一篇验证中验证了AXI中的data_reg_out是输出缓存器。这里再引入一个slv_reg2作为slv—_reg1的输入输出配置寄存器。这里先实现一个简单的功能：当slv_reg2为16'hffff时，slv_reg1作为输入口，否则slv_reg1作为 阅读全文
posted @ 2020-07-07 20:34 绿叶落秋风 阅读(428) 评论(0) 推荐(0) 编辑
摘要：
proteus之四状态锁定器 1、实验原理 利用4071（或门）的锁定功能，当输入为1时输出结果锁定为1，使结果锁定在这个地方。4028（BCD译码器）将输入转化为输出，利用输出反馈到或门用于自锁。 2、实验电路 原理就是利用或门的1自锁，使得输入一个1的值会保持为1. 3、实验总结 4028是一个 阅读全文
posted @ 2020-07-07 10:24 绿叶落秋风 阅读(513) 评论(0) 推荐(0) 编辑
摘要：
AXI4从机总线分析验证之读取寄存器值 1、实验目的 利用前面所学的AXI4总线协议的理论分析，验证如何将一个PL的输入信号通过AXI发送到PS端。大致思路就是取一个按键，信号接入自建的AXI4的IP中，取代AXI4中reg_data_out成为AXI4该寄存器从地址的读取信号。然后通过PS发送到另 阅读全文
posted @ 2020-07-06 20:36 绿叶落秋风 阅读(1145) 评论(0) 推荐(0) 编辑
摘要：
基于proteus的555的门铃计数电路 1、实验原理 555定时器可以作为单稳态触发器完成计数所需的时钟。门铃工作时，需要进行一次计数。计数器使用前面使用的4026就可以将结果直接显示在数码管上。 2、实验操作 实验操作的话，基本上就是一些辅助电路的加入比较复杂。保护电路在实际的设计时是重要的部分 阅读全文
posted @ 2020-07-05 11:41 绿叶落秋风 阅读(1454) 评论(0) 推荐(0) 编辑
摘要：
基于proteus的4026的二分频计数 1、芯片原理 4026还是一个CMOS芯片，是直接输出段码的计数器。显然，这个芯片的作用就是和七段数码管配合，直接将计数结果显示在数码管上。这里只是用于分频，只需要一个端口的有效值即可。使能信号方面：INH、MR为低电平时电路导通，DEI为高电平时电路导通。 阅读全文
posted @ 2020-07-04 19:57 绿叶落秋风 阅读(1158) 评论(0) 推荐(0) 编辑
摘要：
基于proteus的4019的移位设计 1、实验原理 4019是一个基于CMOS的数字集成芯片，具有数据选择和逻辑门或两种工作状态。这里利用数据选择的切换，实现数据的左移和右移操作。简而言之就是左移使用一套通路，右移选择一套通路。两者共同作用就可以得到最终的设计。使用D触发器可以有效地记录数据的状态 阅读全文
posted @ 2020-07-03 19:09 绿叶落秋风 阅读(638) 评论(0) 推荐(0) 编辑