摘要：
AXI4的收发机制 1、AXI4的译码器 对于多个主机和从机的AXI4总线的互联架构，译码器都是重要的。主机的端口一般有三个译码器，分别是读地址通道、写地址通道和写数据通道的译码器。主要作用是将通道的信息和内部寄存器的信息相互转化。从机的端口就是写响应和读数据通道会有译码器。译码器就是保证一方可以向 阅读全文
posted @ 2020-06-08 21:50 绿叶落秋风 阅读(1111) 评论(0) 推荐(0) 编辑
摘要：
AXI4的物理传输模型 1、AXI4的组成部分 首先说一下文章是学习《基于AXI4的IP核互联的设计与验证》莫锦辉的学习笔记。文中大部分的知识都是来源于这篇论文，这里学习以便理解AXI4协议。 AXI4是由五个通道构成的：写地址、读地址、写数据、读数据和写数据响应。主机和从机的概念具有区分。每个通道 阅读全文
posted @ 2020-06-07 23:58 绿叶落秋风 阅读(307) 评论(0) 推荐(0) 编辑
摘要：
Verilog中的数据格式 1、基本概念 verilog中写一个数据的通用格式是 n'b000_000_···_000,表示一个n位的二进制数。基于这个通用式，可以将其分为三个部分：位数、加权数和实际数。改变位数自然可以改变该数的存储宽度。改变加权数则是改变数制。如使用b（二进制），d（十进制），h 阅读全文
posted @ 2020-06-05 23:59 绿叶落秋风 阅读(3167) 评论(0) 推荐(0) 编辑
摘要：
matlab的基本操作 1、写在前面 最近在处理一些作业时用到了matlab，发现以前学习的语句已经忘得差不多了。现在找到以前的学习资料，重新复习一下。顺便总结一下知识点，以免下一次使用时又忘记了而又找不到资料。 2、matlab语法 先来看一下软件的初始界面和文件类型。 图中的界面主要是三部分：工 阅读全文
posted @ 2020-06-04 20:13 绿叶落秋风 阅读(2884) 评论(0) 推荐(0) 编辑
摘要：
AXI总线协议的学习 1、AXI总线的初步认识 What is AXI? AXI is part of ARM AMBA, a family of micro controller buses first introduced in 1996. The first version of AXI wa 阅读全文
posted @ 2020-06-03 20:20 绿叶落秋风 阅读(1496) 评论(0) 推荐(0) 编辑
摘要：
verilog之原语设计 1、原语作用 在一般的verilog设计中，一般采用数字逻辑设计，由软件将数字逻辑转化为特定的数字电路。但是，对于某些特殊的领域，有可能需要用户直接自定义数字电路以达到对指定电路的设计。原语就是执行这个功能的。原语也就是门级语言。这个语言之于verilog就像汇编语言之于C 阅读全文
posted @ 2020-06-02 11:59 绿叶落秋风 阅读(5062) 评论(0) 推荐(1) 编辑
摘要：
SCCB协议 1、协议内容 SCCB协议常用于vo系列的摄像头的寄存器配置中，是有IIC协议演变而来。本来，本人接触这个协议也是想配置摄像头用于摄像模块。但是，由于配置寄存器实在是太多，而且需要找的资料也比较多，就放弃了，以后有时间再去完成吧。现在先将SCCB协议的设计过程记录下来，方便以后查找。 阅读全文
posted @ 2020-06-01 20:59 绿叶落秋风 阅读(888) 评论(0) 推荐(0) 编辑
摘要：
read IEEE std for verilog 1、阅读准备 在阅读的第二部分读到了lexical conventions，这次计划读一节。也就是把lexical conventions读完。 2、阅读内容 3.1 Lexical tokens Verilog HDL source text f 阅读全文
posted @ 2020-05-29 08:38 绿叶落秋风 阅读(217) 评论(0) 推荐(0) 编辑
摘要：
modelsim波形仿真的新手问题 1、实验目的 在刚接触modelsim时，被其繁复的操作流程所困，一度只能依靠在quartus中修改代码编译后再重启modelsim，自动导入才能得到波形。这样的操作最大的问题就是修改代码的成本巨大。每次更新波形的时间在5分钟左右。为此，通过不断地学习，终于将波形 阅读全文
posted @ 2020-05-28 15:43 绿叶落秋风 阅读(7413) 评论(0) 推荐(0) 编辑