摘要：
自定义AXI总线IP之补全寄存器配置输入和输出 1、实验目的 在使用默认的AXI4的配置时，不会有寄存器的配置，无法配置端口的输入还是输出。根据前面的AXI总线的理解，这里通过仲裁器判断，将AXI4的从地址0x04对应的寄存器用于端口的配置。通过寄存器的读取后直接输出到顶层。也可以直接将端口的数据加 阅读全文
posted @ 2020-07-01 21:47 绿叶落秋风 阅读(1079) 评论(0) 推荐(0) 编辑
摘要：
基于vivado中AXI的模型分析 1、底层代码 `timescale 1 ns / 1 ps module myip_v1_0_S00_AXI # ( // Users to add parameters here // User parameters ends // Do not modify 阅读全文
posted @ 2020-06-30 22:23 绿叶落秋风 阅读(1244) 评论(0) 推荐(0) 编辑
摘要：
自建AXI4的IP核的地址问题 1、问题概述 在AXI4中，对应的操作通过对对应的寄存器设置来完成。其中的寄存器又分为数据寄存器和地址寄存器。其中，如果只是想要操作数据的话，只需要使用数据寄存器即可。在自建AXI4的IP时，会选择数据寄存器的个数。在打开封装文件时也可以看到数据寄存器。一般是slv_ 阅读全文
posted @ 2020-06-29 22:41 绿叶落秋风 阅读(784) 评论(0) 推荐(0) 编辑
摘要：
multisim中常见的显示器 1、实验原理 multisim中做实验仿真一般需要各种各样的仿真器来模拟实验结果。这里列举几种比较常见的显示器以便后面快速选择。 2、实验操作 （1）LED【二极管】 用于模拟实际的发光二极管的指示效果，需要外接保护电阻。 （2）指示灯【指示器】 直接连接在测试点，用 阅读全文
posted @ 2020-06-28 22:55 绿叶落秋风 阅读(6705) 评论(0) 推荐(0) 编辑
摘要：
Proteus的C51仿真 1、实验原理 Proteus是对C51仿真效果比较好的软件了，可以利用丰富的数字资源的外设实现比较接近实际的设计。仿真方法也比较简单，不需要下载，只需要将仿真文件导出到器件的属性中就可以实现仿真。 2、实验操作 （1）硬件设计 前面已经接触过proteus基本的组合逻辑以 阅读全文
posted @ 2020-06-26 23:36 绿叶落秋风 阅读(760) 评论(0) 推荐(0) 编辑
摘要：
PS-AXI-PL流水灯设计（2） 1、实验原理 承接上一次的实验，这里对AXI的总线结构做出分析，将AXI的理论具体对应到设计上去。为后面自己设计AXI的发送和接受器做好准备。 2、实验操作 （1）AXI中的寄存器变量 在不了解具体的AXI协议的条件下，如果想完成基本的AXI4总线的IP核，就必须 阅读全文
posted @ 2020-06-25 23:12 绿叶落秋风 阅读(244) 评论(0) 推荐(0) 编辑
摘要：
基于AXI4的自定义IP核的设计 1、实验目标 利用vivado中内置的AXI总线初始化的IP核设计工具，将自己设计的流水灯的PL代码打包成IP核外设，挂在PS上，通过PS上的按钮控制流水灯的开始和结束。 2、实验原理 首先准备一个流水灯的代码，打包到AXI为基础的核上。然后利用PS访问这个部分并且 阅读全文
posted @ 2020-06-24 22:49 绿叶落秋风 阅读(440) 评论(0) 推荐(0) 编辑
摘要：
vivado中的VIO调试工具的使用 1、实验原理 前面一篇介绍了ILA的独立测试，vivado中还有其他的FPGA测试工具。其中VIO就是个比较常用的工具。相对于ILA更多的关注波形，VIO则专注于输入和输出关系的描述。个人理解为VIO就是一个便携测试，可以根据输入测试输出。VIO提供按键仿真和L 阅读全文
posted @ 2020-06-23 20:01 绿叶落秋风 阅读(3898) 评论(0) 推荐(0) 编辑
摘要：
Multisim的支路及总线设计 1、实验原理 最近在使用multisim设计时，用到了总线和支路设计，这里记录一下，方便以后查阅相关操作。其中主要是总线的使用和支路连接器的使用。 2、实验操作 （1）总线的使用 图中黄色标记的就是总线的快速绘制工具。 绘制总线直接在空的地方绘制，不用接入器件。总线 阅读全文
posted @ 2020-06-22 22:42 绿叶落秋风 阅读(6951) 评论(0) 推荐(0) 编辑