绿叶落秋风

摘要： 模型功能 always实现时序逻辑 assign实现组合逻辑 两者共同构成数字系统 模型框图 reg r_A; wire w_A; always@(posedge clk) begin if(!i_rst_n) begin r_A <= 1'b0; end else begin r_A <= ~r_ 阅读全文