摘要：
verilog之不常用语句 前言 verilog是硬件描述语言，其主要特点是针对硬件逻辑的描述；在FPGA上实现时，常用的语句往往和硬件有直接的关联。比如assign，原理图上的连线，如果不省略，应该是最频繁的语句。再如always，寄存器的驱动逻辑，作为时序的主要描述方式，成为verilog最有效 阅读全文
posted @ 2022-03-07 23:05 绿叶落秋风 阅读(212) 评论(0) 推荐(0) 编辑
生命漫长而又短暂，时间永恒而又瞬变。