摘要：
verilog设计知识集合（2） 1、阻塞与非阻塞 阻塞赋值是存在先后关系的，非阻塞是不存在先后关系的。一般而言，阻塞用于组合逻辑，非阻塞用于时序逻辑（不一定）。阻塞的执行时逐步赋值，非阻塞是同步赋值。 阻塞和C中的赋值语句功能是一致的。为何会存在非阻塞赋值呢？这里主要考虑的是寄存器的状态包含现状态 阅读全文
posted @ 2020-08-23 21:12 绿叶落秋风 阅读(230) 评论(0) 推荐(0) 编辑
生命漫长而又短暂，时间永恒而又瞬变。