摘要：
verilog设计知识集合 一、基本知识 verilog HDL，verilog硬件描述语言，可从上层到下层一直设计，使用一些列分层的模块来表示极其复杂的数字系统的语言。利用EDA工具将模块转化为网表，再使用FPGA或者ASIC实现具体的电路结构。 另外一门比较出名的是硬件描述语言是VHDL，偏重标 阅读全文
posted @ 2020-08-22 16:43 绿叶落秋风 阅读(622) 评论(0) 推荐(0) 编辑
生命漫长而又短暂，时间永恒而又瞬变。