2020年7月16日

摘要: verilog之时钟信号的编写2 1、时钟信号的特点 时钟信号除了可以根据时序一个个变化列举出来,还可以利用其循环的变化的特点,使用循环执行语句always来实现。这种方法实现的时钟信号可以一直执行且不需要关注每个变化点的延时。 2、基于begin-end块的时钟信号 initial begin c 阅读全文

posted @ 2020-07-16 23:16 绿叶落秋风 阅读(4071) 评论(0) 推荐(0) 编辑