摘要：
verilog之简单时钟信号的编写 1、数字时钟信号 在数字电路中，时钟信号是重要的一类信号，一般作为激励源驱动时序电路。掌握时钟信号的编写，对于时序电路的仿真具有重要意义。所有的时序电路都需要设置时钟信号来确认时序。这里先写一个已知时间间隔的简易时钟信号。 2、基于begin-end的编写 ini 阅读全文
posted @ 2020-07-15 20:18 绿叶落秋风 阅读(6103) 评论(0) 推荐(0) 编辑
生命漫长而又短暂，时间永恒而又瞬变。