摘要:
FPGA原语之一位全加器 1、实验原理 一位全加器,三个输入,两个输出。进位输出Cout=AB+BC+CA,本位输出S=A异或B异或C。实验中采用三个与门、一个三输入或门(另外一个是两个或门,功能一致)、一个三输入异或门实现该简单功能。 2、实验操作 实验设计还是比较简单的,直接看代码即可: mod 阅读全文
posted @ 2020-06-17 23:49 绿叶落秋风 阅读(1100) 评论(0) 推荐(0) 编辑
生命漫长而又短暂,时间永恒而又瞬变。